「data cell」に関連した英語例文の一覧と使い方(57ページ目) - Weblio英語例文検索

Accordingly, a program or cell to be reproduced can be selected regardless of a language and text information of a language code being the same as a language code of a device can be further retrieved because the essential text data for selecting video data are represented by the alphameric characters even though various languages of text data exist when reproduction is performed.例文帳に追加

これにより、再生時にテキストデータの言語が種々存在していたとしても、ビデオデータを選択するための必須テキストデータが英数字で表現されるため、言語に関係なく再生するプログラムあるいはセルを選択することができ、さらに装置の言語コードと同一の言語コードのテキスト情報に対する検索を行うことができる。 - 特許庁

The data read circuit RDC has a current generator 191 to generate a reference current of 10% smaller based on the pass current which flows when reading the initial data, and a comparator 192 to compare the reference current generated by the current generator 191 and the pass current when writing the predetermined data in the memory cell.例文帳に追加

データ読出回路ＲＤＣにおいて、初期データ読出動作により流れる通過電流に基づいて生成される１０％小さいリファレンス電流を生成する電流生成部１９１と、電流生成部１９１により生成したリファレンス電流と、所定のデータをメモリセルに書込んだ場合の通過電流とを比較する比較部１９２とを設ける。 - 特許庁

The control unit performs control to repeat a writing operation for applying a writing pulse voltage to a selected memory cell for data writing, a writing verify operation for verifying whether the data writing is finished or not, and a step-up operation for increasing the writing pulse voltage by a predetermined step-up voltage when the data writing is not finished.例文帳に追加

制御部は、データ書き込みのため選択メモリセルに対し書き込みパルス電圧を印加する書き込み動作、データ書き込みが完了したか否かを確認する書き込みベリファイ動作、及びデータ書き込みが完了しなかった場合に書き込みパルス電圧を所定のステップアップ電圧の分だけ上昇させるステップアップ動作を繰り返す制御を司る。 - 特許庁

If the process for a sum value calculation is specified as the red attribute, for example, the cells 31 and 32 having this attribute in the table data are extracted, and the sum value calculation is made only for these data (5,000 and 4,000), and the obtained data (9,000) as the processed result are displayed in red in a cell 34.例文帳に追加

ここで、例えば合計値計算を行う処理を赤色の属性として指定すれば、表データの中で当該属性を有するセル３１とセル３２が抽出され、それらのデータ（「５０００」と「４０００」）に対してのみ合計値計算が行われ、処理結果として得られたデータ（「９０００」）はセル３４の中に赤色で表示される。 - 特許庁

A memory cell 20 which has a data memory element, a first switch having a first port (A) used for accessing the data memory element during read or write processing and a second switch having a second port (B) used for accessing the data memory element during the read or write processing is provided.例文帳に追加

上記課題は、データ記憶素子と、読み出し又は書き込み処理中に前記データ記憶素子をアクセスする為に用いられる第一のポート（Ａ）を有する第一のスイッチと、読み出し又は書き込み処理中に前記データ記憶素子をアクセスする為に用いられる第二のポート（Ｂ）を有する第二のスイッチとを有するメモリセル２０により解決される。 - 特許庁

In write/read control for an electronic disk device for storing data into a semiconductor memory cell 2 and reading them out for the unit of a sector, a CRC check circuit 3 identifies the presence/absence of abnormality in data transferred from a host device 1 from an error detecting code added to the relevant data and reports the identified result to a check but generating circuit 5.例文帳に追加

半導体記憶素子２にセクタ単位にデータを格納し読み出す電子ディスク装置の書き込み／読み出し制御において、上位装置１から転送されてきたデータに異常があるか否かをＣＲＣチェック回路３が当該データに付加されている誤り検出符号で識別し、識別結果をチェックビット生成回路５に通知する。 - 特許庁

When two data of double data specification outputted from the same output terminal at the same cycle are read out from a memory cell array, by providing a delay circuit at one side of a sense amplifier enable-signal /SAE, a sense amplifier 1 and a sense amplifier 2 are activated, timing at which two data are sensed is deviated, peak current flowing in the sense amplifier 1 and the sense amplifier 2 is deviated.例文帳に追加

ダブルデータレート仕様で、同一出力端子から同一サイクルに出力する２個のデータをメモリセルアレイから読み出す際に、センスアンプイネーブル信号／ＳＡＥの一方に遅延回路を設けることにより、センスアンプ（１）、センスアンプ（２）を活性化して２個のデータをセンスするタイミングをずらし、センスアンプ（１）、センスアンプ（２）に流れるピーク電流をずらす。 - 特許庁

Patterning data of the electrode pattern, the wiring pattern and the dummy wiring pattern is generated by a CAD system, patterning data of the electrode pattern and the dummy wiring pattern is coupled as a component cell data corresponding to the electronic component, and previously registered in the component library of the CAD system.例文帳に追加

ここで、電極パターン、配線パターン及びダミー配線パターンのパターン形成用データはＣＡＤシステムによって生成されるものであり、電極パターン及びダミー配線パターンのパターン形成用データは電子部品に対応する部品セルデータとして結合されており、ＣＡＤシステムの部品ライブラリに予め登録されたデータであることを特徴とする。 - 特許庁

The base station used in a mobile communication system includes: a measurement means which measures statistic data on at least one of the number of users in a cell, a user distribution state, and a traffic amount; and a derivation means which derives a radio parameter value corresponding to the currently measured statistic data according to a predetermined relationship between the statistic data and the radio parameter.例文帳に追加

移動通信システムで使用される基地局は、セル内のユーザ数、ユーザの分布状況又はトラフィック量の内の１つ以上の統計データを測定する測定手段と、統計データと無線パラメータの所定の対応関係から、測定された現在の統計データに対応する無線パラメータの値を導出する導出手段とを有する。 - 特許庁

The NAND flash memory device includes: a cell array including a plurality of pages; a page buffer storing program data of the plurality of pages; a data storage circuit providing program verification data to the page buffer; and a control unit programming the plurality of pages without program verification operation and performing a program verification operation on the plurality of pages by using the program verification data.例文帳に追加

本発明によるＮＡＮＤフラッシュメモリ装置は、複数のページを有するセルアレイと、前記複数のページのプログラムデータを格納するページバッファと、プログラム検証データを前記ページバッファに提供するためのデータ格納回路と、プログラム検証動作なしに前記複数のページをプログラムし、前記プログラム検証データを用いて前記複数のページに対するプログラム検証動作を行うための制御ユニッと、を含む。 - 特許庁

The digital data demodulator DMOD includes cascade connection of a detection circuit DDET to detect received zero data, an inverse shift circuit DTRN that shifts a constellation point having the lowest power to a point corresponding to the zero data cell, an inverse rotation circuit DRAN that inversely rotates the constellation point, a data decoder or an inverse mapping device DMAP and a trellis code demodulator TCD.例文帳に追加

ディジタルデータ復調器装置ＤＭＯＤは、受信されたゼロデータを検出するための検出回路ＤＤＥＴ、カスケード連結された、最も低い電力を有するコンステレーションポイントをゼロデータセルに対応するポイントへシフトさせる逆シフト回路ＤＴＲＮ、コンステレーションポイントを逆回転させる逆回転回路ＤＲＡＮ、データデコーダまたは逆マッピング装置ＤＭＡＰ、およびトレリスコード復調器装置ＴＣＤを含んでいる。 - 特許庁

When error diffusion processing pixel data pieces are generated by adding an error in pixel data pieces of peripheral pixels corresponding to pixel data pieces to be processed by the error diffusion processing to the pixel data pieces to be processed, the relative position of the pixels to be processed corresponding to the peripheral pixels is made different from each other at least between a display cell corresponding to one luminous color and display cells corresponding to other luminous colors.例文帳に追加

誤差拡散処理の処理対象となる画素データ片に対する周辺画素の画素データ片における誤差分を、この処理対象となる画素データ片に加算することにより誤差拡散処理画素データ片を生成するにあたり、上記周辺画素に対する処理対象画素の相対位置を、少なくとも１の発光色に対応した表示セルと、他の発光色に対応した表示セルとで互いに異ならせる。 - 特許庁

The method for operating the nonvolatile semiconductor memory device includes the step of reading the data of the first divided unit stored in the register 502, the step of transferring the data to store it in the memory 503, and the step of simultaneously reading the data of the second divided unit different from the data of the first divided unit of the memory cell to store it in the register 502.例文帳に追加

このような不揮発性半導体記憶装置の動作方法は、メモリセルの第１の前記分割単位のデータを読み出してレジスタ５０２に格納し、このレジスタ５０２に格納された第１の前記分割単位のデータを読み出して、メモリ５０３に転送して格納すると同時に、メモリセルの第１の前記分割単位のデータと異なる第２の分割単位のデータを読み出してレジスタ５０２に格納する。 - 特許庁

A data converting circuit converting parallel data of a plural of bits read out from a memory cell section to serial data has a selector control section generating a control signal based on burst length information and address information, and a selector section receiving parallel data of a plural of bits, selecting the prescribed number out of the plural of bits based on the control signal, and outputting the selected bit in serial.例文帳に追加

メモリセル部から読み出された複数ビットのパラレルデータをシリアルデータに変換するデータ変換回路は、バースト長情報とアドレス情報に基づいて制御信号を生成するセレクタ制御部と、前記複数ビットのパラレルデータを受け、前記制御信号に基づいて前記複数ビットのうちの所定数を選択し、その選択したビットをシリアルに出力するセレクタ部を有することを特徴とする。 - 特許庁

Since the data "1" are not rewritten to a high-resistance state (state of holding "1"), the resistance ratio of the memory cell can be taken large, the reading signal can be enlarged, and reading access time becomes fast.例文帳に追加

高抵抗状態（“１”を保持している状態）への“１”の再書込を行なわないから、メモリセルの抵抗比が大きくとれるようになり、読出信号が大きくでき、読出アクセスタイムを高速にすることができる。 - 特許庁

To provide a storage device using a nonmagnetic memory cell which has a plurality of memory layers laminated for the exclusion of various interferences and the reduction in size and is adapted so as to store a plurality of data values.例文帳に追加

各種干渉を排除し、寸法を縮小するため積層した複数メモリ層を有し、複数データ値を記憶するよう適合された非磁気メモリセルを用いた記憶装置を提供する。 - 特許庁

When a defect is generated at the cell pack, the cause of deterioration of the secondary cells 1a-1d is specified by analyzing the data recorded in the memory 6, and utilized for the improvement and design of the battery pack.例文帳に追加

電池パックに不良が発生した場合に、メモリ６に記録されたデータを解析することにより、二次電池１ａ〜１ｄの劣化原因を特定し、電池パックの改良、設計に生かすことができる。 - 特許庁

At the time of writing data, write-in voltage Vpgm is given to a selection word line of a selection block, pass voltage Vpass 2 is given to a non-selection word line, and electrons are injected to a floating gate in a selection memory cell.例文帳に追加

データ書込み時、選択ブロックの選択ワード線には書込み電圧Ｖｐｇｍを与え、非選択ワード線にはパス電圧Ｖｐａｓｓ２を与えて選択メモリセルで浮遊ゲートに電子注入させる。 - 特許庁

An upper part electrode 6a and lower part electrode 7a are applied with a specified voltage to allow a current to flow in a memory cell MC11, so that a phase in the phase-change thin film 4 is changed for writing of data.例文帳に追加

上部電極６ａおよび下部電極７ａに所定の電圧を印加してメモリセルＭＣ_11中に電流を流し、相変化薄膜４の相を変化させることにより、データを書き込む。 - 特許庁

Each pair of bit line is integrated to a separate memory cell from each redundant row of pairs of redundant row, therefore, both of true version and complement version of a data value are kept by the pair of redundant row.例文帳に追加

各ビット線対は冗長行対の各冗長行から別個のメモリセルへ結合しており、従ってデータ値の真バージョンと補元バージョンの両方が冗長行対によって維持される。 - 特許庁

In a development stage of the application program, a first area to which data from a Web site are outputted, for example, is dragged and dropped so as to associate it with a first cell of a screen like a spreadsheet.例文帳に追加

アプリケーション・プログラムの開発段階で、例えばＷｅｂサイトからのデータを出力するような第１の領域が、そのスプレッドシート的な画面の第１のセルに関連付けるためにドラッグ＆ドロップされる。 - 特許庁

To provide a technology for improving a data transmission efficiency in a radio communication system wherein even cells using different frequencies are used for an object of surrounding cell searching by allowing mobile stations operated at a certain frequency to execute intermittent reception.例文帳に追加

或る周波数で動作する移動局に間欠受信を行わせることで、異周波のセルも周辺セルサーチの対象にする無線通信システムにおいて、データ伝送効率を向上させること。 - 特許庁

This device reads an opening area of each standard cell (S4), and calculates an opening area of the part of the standard cells (S6) of the whole chip by extracting the number of the standard cells and the kinds thereof from actual layout data (S5).例文帳に追加

各スタンダードセルの開口面積を読み込み（Ｓ４）、実際のレイアウトデータよりスタンダードセル個数や種類を抽出する（Ｓ５）ことによりチップ全体のスタンダードセル部分の開口面積を算出する（Ｓ６）。 - 特許庁

The use of the cell line enables the investigation of chemical resistance, response to environmental variation, etc., of scorpion fish in a short time at a low cost and the acquisition of data having high reliability.例文帳に追加

この細胞株を用いれば、カサゴの薬物耐性や、環境変化に対する応答性などを短時間且つ低コストで調査することが可能となり、しかも再現性の高いデータの取得が可能になる。 - 特許庁

The MTJ memory cell MC has access transistors ATR which is turned on in response to the activation of corresponding word lines and tunnel magneto-resistive elements TMR whose electric resistance values are varied according to stored data.例文帳に追加

ＭＴＪメモリセルＭＣは、対応するワード線の活性化に応答してターンオンするアクセストランジスタＡＴＲと、記憶データに応じて電気抵抗が変化するトンネル磁気抵抗素子ＴＭＲとを有する。 - 特許庁

To provide a low cost memory cell which can operate with a low power supply voltage, a high device threshold value, and a low breakdown voltage from source/drain to a tab, while preventing a data retention problem associated with a prior art device.例文帳に追加

従来のデバイスに関連したデータ保持問題を起こさず、低電力供給電圧、高デバイス閾値、およびソース／ドレインからタブへの低い破壊電圧で動作する低コストメモリセルを提供すること。 - 特許庁

To provide a thin film magnetic storage device which can store information required for redundancy relieving in a nonvolatile state using a magnetic storage element being same as a regular memory cell used for storing data.例文帳に追加

データ記憶に用いられる正規メモリセルと同様の磁性体記憶素子を用いて、冗長救済に必要な情報を不揮発的に記憶可能な薄膜磁性体記憶装置を提供する。 - 特許庁

This device is provided with an address baffer 1, a first pre- decoder 2, a register circuit 3, a fuse data storing section 4, a first multiplexer 5, a second pre-decoder 6, an inverter 7, a second multiplexer 8, and a memory cell array 9.例文帳に追加

アドレスバッファ１と、第１のプリデコーダ２と、レジスタ回路３と、ヒューズデータ記憶部４と、第１のマルチプレクサ５と、第２のプリデコーダ６と、インバータ７と、第２のマルチプレクサ８と、メモリセルアレイ９と、を備えている。 - 特許庁

Thus, especially, at the time of writing data, by a word line WL and a write column selection line WCSL connected to the gate electrode of the transistor N1, only one memory cell is selected.例文帳に追加

このため、特に、データの書き込み時にトランジスタＮ１のゲート電極に接続された書き込みカラム選択線ＷＣＳＬとワード線ＷＬとにより、１つのメモリセルのみを選択することができる。 - 特許庁

Each cell of the MRAM has a magnetoreluctive element 35 for storing data, a current driving wire 72 for giving a magnetic field to the magnetoresistive element selectively, and a magnetic circuit 84 for holding the magnetic field fed from the current driving wire.例文帳に追加

ＭＲＡＭは、データを記憶する磁気抵抗素子３５と、磁気抵抗素子に選択的に磁界を与える電流駆動線７２と、電球駆動線からの磁界を保持する磁気回路８４と、を具備する。 - 特許庁

A cell disassembly and assembling section 7 assembles data from each terminal side channel 100 into ATM cells, provides a priority level to the ATM cells and stores the cells to internal buffers 11-16 by each terminal side channel 100.例文帳に追加

各端末側回線１００からのデータはセル分解組立部７でＡＴＭセル化され優先レベルが付与された後、各端末側回線１００毎に内部バッファ１１〜１６に格納される。 - 特許庁

In the R7 cell, enhanced medium access control (MAC) functionality including flexible radio link control (RLC) protocol data unit (PDU) size and high speed MAC (MAC-hs) segmentation and multiplexing of different priority queues in the WTRU are supported.例文帳に追加

Ｒ７セルにおいて、フレキシブルＲＬＣ ＰＤＵサイズ、ＭＡＣ−ｈｓセグメンテーション、およびＷＴＲＵ内の異なる優先待ち行列の多重化を含む、強化されたＭＡＣ機能がサポートされる。 - 特許庁

The station-side communication apparatus 101 reads out a destination address of the data frame from a host device 104, such as a router, and retrieves the address management table, when any of VP, VC to be used for ATM cell transfer is determined.例文帳に追加

局側通信装置１０１は、ルータ等上位装置１０４からのデータフレームの宛先アドレスを読み出し、ＡＴＭセル転送に使用するＶＰ、ＶＣを決定する際、アドレス管理テーブルを検索する。 - 特許庁

Power source voltage of the reference voltage circuit 9 is boosted by a boosting circuit 12 for the reference voltage circuit/the differential amplifier during a read-out operation in which fuse data is read out from the memory cell.例文帳に追加

そして、メモリセルからヒューズデータを読み出す読み出し動作期間中、基準電圧回路・差動増幅器用昇圧回路１２を用いて、基準電圧回路９の電源電圧を昇圧する。 - 特許庁

To provide a battery state monitoring device capable of synchronizing detection timing for a cell voltage and detection timing for a current with each other while suppressing increase of a data amount dealt with by a monitoring circuit.例文帳に追加

監視回路にて取り扱うデータ量の増大を抑制しつつ、セル電圧の検出タイミングと電流の検出タイミングとを同期させることが可能な電池状態監視装置を提供する。 - 特許庁

In a gateway that connects the ATM network to an external network, an EFCI bit observation section 12 observes an EFCI bit of an arrived data cell to detect congestion inside of the ATM network.例文帳に追加

ＡＴＭ網と外部ネットワークとを接続するゲートウェイ装置において、ＥＦＣＩビット観測部１２は、到着するデータセルのＥＦＣＩビットを観測してＡＴＭ網内部の輻輳を検出する。 - 特許庁

The constant voltage generating circuit VRG adjusts automatically a pre-charge voltage value to be set so as to be within a range between a data holding limit voltage value of a memory cell and an operation limit voltage value.例文帳に追加

定電圧発生回路ＶＲＧは、設定すべきプリチャージ電圧値を、メモリセルのデータ保持リミット電圧値とデジット線選択回路の動作リミット電圧値との範囲内になるように自動的に調整する。 - 特許庁

When the switch element S1 is opened to start a sense amplifier 6, the data read from the memory cell M02 to be stored in the bit line BL102 of the bottom array block is output to the outside of a flash memory.例文帳に追加

スイッチ素子Ｓ１を開いてセンスアンプ６を起動すれば、メモリセルＭ０２から読み出されてボトムアレイブロックのビット線ＢＬ１０２に保持されているデータを、フラッシュメモリの外部に出力することができる。 - 特許庁

The information distribution server 7 transmits to RNC 6 the information distribution requests (P5-1, P6-1, P7-1) with time lag on priority basis according to the distribution cell region identification and priority information obtained from the data base 8.例文帳に追加

情報配信サーバ7は、データベース8から得られた配信セル領域の特定とその優先度情報に従って、その優先度順にタイムラグをもたせた情報配信要求(P5-1,P6-1,P7-1)をRNC6に送信する。 - 特許庁

For example, when the clock cycle becomes longer, by increasing the number of dynamic memory cells to be refreshed per refresh request signal, it is possible to reliably maintain data in the dynamic memory cell without depending on the clock cycle.例文帳に追加

例えば、クロック周期が長くなったときに、リフレッシュ要求信号毎にリフレッシュするダイナミックメモリセルの数を増加させることで、クロック周期に依存せずダイナミックメモリセル内のデータを確実に保持できる。 - 特許庁

At the time of start of writing data for a memory cell, voltage generation circuits 8, 9 supply gate voltage Vgint to a control gate, and supplies drain voltage Vd to a drain for a time tpWint.例文帳に追加

メモリセルへのデータ書き込み開始時、電圧生成回路８，９は、制御ゲートにゲート電圧Ｖｇｉｎｔを供給すると共に、ドレインにドレイン電圧Ｖｄを時間ｔｐＷｉｎｔ供給する。 - 特許庁

To provide a semiconductor integrated circuit device, capable of keeping a large difference between a read voltage and the threshold voltage of a fuse cell which corresponds to storage data regardless of the voltage fluctuation of a power source and the temperature fluctuation.例文帳に追加

読み出し電圧と、記憶データに対応したヒューズセルのしきい値電圧との差を、電源の電圧変動や温度変動に係わらずに大きく保てる半導体集積回路装置を提供すること。 - 特許庁

Under such a special condition on the assumption that the influence of static electricity is exerted, the third output data are examined to correctly confirm low voltage operation of the internal cell.例文帳に追加

このように静電気による影響を受けているような場合を想定した特殊な条件下でも、この第３の出力データを調べることで、内部セルの低電圧動作確認を正しく行うことができる。 - 特許庁

Also, an internal write-in signal WEi of a L level is inputted to the voltage supply circuit 72 at the time of read-out of data, and voltage VCC is supplied to a memory cell by a P channel MOS transistor 720.例文帳に追加

また、電圧供給回路７２は、データの読出し時、Ｌレベルの内部書込信号ＷＥｉが入力され、ＰチャネルＭＯＳトランジスタ７２０によって電圧ＶＣＣがメモリセルへ供給される。 - 特許庁

The semiconductor memory device is provided with a memory cell array which is sectioned into a plurality of banks (A, B, C, D), and a plurality of cache memories holding data of word lines and prepared for the plurality of banks respectively.例文帳に追加

本発明の半導体メモリ装置は、複数のバンク（Ａ、Ｂ、Ｃ、Ｄ）に区分されたメモリセルアレイと、複数のバンクにそれぞれ付随しワード線のデータを保持する複数のキャッシュメモリとを備える。 - 特許庁