「delay on」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Don't delay on this errand. 例文帳に追加

使いの途中道草をくうな。 - Tanaka Corpus

ON DELAY TIME MONITORING CIRCUIT例文帳に追加

オンディレイ時間監視回路 - 特許庁

The connection delay time is connection delay time on a time chart.例文帳に追加

また、接続遅延時間はタイムチャート上の接続遅延時間である。 - 特許庁

A semiconductor apparatus includes a delay control section that detects a delay time of a delay circuit at the time of the startup operation of a power supply and generates a delay adjustment signal based on a result of detection and a delay adjustment section that is provided in the delay circuit and adjusts a delay time of the delay circuit according to the delay adjustment signal.例文帳に追加

半導体装置は、電源立ち上げ動作時に遅延回路部の遅延時間を検出し、検出結果に基づいて遅延調整信号を生成する遅延制御部と、遅延回路部に設けられ、遅延調整信号に応じて遅延回路部の遅延時間を調整する遅延調整部とを備える。 - 特許庁

DELAY GENERATING METHOD, DELAY ADJUSTING METHOD BASED ON THIS METHOD, DELAY GENERATING CIRCUIT BY APPLYING THESE METHODS AND DELAY ADJUSTING CIRCUIT例文帳に追加

遅延生成方法及びそれに基づく遅延調整方法、並びにそれらを適用した遅延生成回路，遅延調整回路 - 特許庁

A first delay circuit 102 makes an input signal delay, based on the delay control signal produced by the delay control signal arithmetic circuit 108.例文帳に追加

第１の遅延回路１０２は、遅延制御信号演算回路１０８が生成した遅延制御信号に基づいて、入力信号を遅延させる。 - 特許庁

Based on the measured delay time, a delay distribution generation section 36 generates a delay distribution indicative of an occurrence frequency of the inspection packets to the delay time.例文帳に追加

遅延分布生成部３６は測定された遅延時間に基づいて、検査パケットの遅延時間に対する発生頻度を示す遅延分布を生成する。 - 特許庁

A delay amount calculation section 109 calculates a delay amount of the reception clock CL on the basis of the detected phase difference and provides an output of the delay amount to a delay section 110.例文帳に追加

遅延量算出部１０９は、検出された位相差から受信用クロックＣＬの遅延量を算出して、遅延部１１０に出力する。 - 特許庁

The delay amount less dependent on temperatures is obtained by putting together the delay amounts in the common delay circuits 41-44 and the delay amounts in the inverse temperature delay circuits 31-34, and the delay pulse is generated based on this delay amount.例文帳に追加

そして、通常ディレイ回路４１〜４４におけるディレイ量と、逆温度特性ディレイ回路３１〜３４におけるディレイ量とを合わせて、温度依存性を低減させたディレイ量を得るようにし、このディレイ量を基にディレイパルスを生成する。 - 特許庁

ARM-ON DETECTING CIRCUIT FOR ON-DELAY COMPENSATION例文帳に追加

オンディレイ補償用アームオン検出回路 - 特許庁

Pressure on earnings because of a delay in passing the steep rise in crude oil prices on to product prices例文帳に追加

価格転嫁が進まず、収益を圧迫。 - 経済産業省

The delay circuit 22 delays the P-ON signal outputted from the sub-microcomputer 20 by a delay time t_0 to generate a P-ON delay signal.例文帳に追加

遅延回路２２は、サブマイコン２０から出力されるＰ−ＯＮ信号を遅延時間ｔ_0遅延させ、Ｐ−ＯＮ遅延信号を生成する。 - 特許庁

An input delay/wiring delay calculation module 10 calculates gate delay/wiring delay 11 on the basis of the information 1, the information 7 and delay library information (a delay value excluding output stage delay) 12.例文帳に追加

入力遅延・配線遅延計算モジュール１０は、ゲート回路ネット情報１と出力段ゲート遅延・配線遅延情報７と遅延ライブラリ情報（出力段遅延を除く遅延値）１２とを基に、ゲート遅延・配線遅延１１を算出する。 - 特許庁

Then, delay increase and a delay value in the real load delay verification of the evaluation target netlist are predicted on the basis of a difference between the delay difficulty of the path in the trial netlist and the delay difficulty of the path in the evaluation target netlist and the delay value in the real load delay verification of the trial netlist.例文帳に追加

そして、試行ネットリストにおけるパスの遅延難易度と評価対象ネットリストにおけるパスの遅延難易度との差分と、および試行ネットリストの実負荷遅延検証での遅延値とに基づいて、評価対象ネットリストの実負荷遅延検証での遅延増加および遅延値を予測する。 - 特許庁

An output stage gate delay/wiring delay calculation module 6 generates output stage gate delay/wiring delay information 7 on the basis of the result 5 and delay calculation instruction information (threshold voltage and waveform inclination information, etc.), 9.例文帳に追加

出力段ゲート遅延・配線遅延計算モジュール６は、過渡解析結果５と遅延算出指示情報（しきい値電圧，波形傾き情報等）９とを基に、出力段ゲート遅延・配線遅延情報７を生成する。 - 特許庁

Each delay block receives delay data, selects some number of the plural clocks based on the delay data, and starts the respective delay elements so as to delay an input signal.例文帳に追加

各遅延ブロックは遅延データを受信し、遅延データに基づいて複数のクロックのうちある個数を選択し、入力信号を遅延させるべくそれぞれの遅延要素を起動する。 - 特許庁

In case of adding a delay factor, with respect to a delay of a cell belonging to the inter-power source path, the delay factor is extracted from the delay factor information, with consideration given to a power source voltage fluctuation and is added to a delay value calculated on the basis of a library.例文帳に追加

遅延係数を付加する場合、異電源間パスに属するセルのディレイに対して電源電圧変動を考慮した遅延係数を遅延係数情報から抽出し、ライブラリに基づいて計算した遅延値に加える。 - 特許庁

The relay router R1 adds a delay to each path of the multicast based on the delay information.例文帳に追加

中継ルータＲ１は当該遅延情報に基づいてマルチキャストの各方路に遅延を加える。 - 特許庁

The delay circuits 251, 252 delay the input signals 201, 202 on the basis of the start timing.例文帳に追加

遅延回路２５１，２５２は、上記開始タイミングに基づき入力信号２０１，２０２を遅延させる。 - 特許庁

The delay quantity in a delay circuit 21 is determined based on the binary signals Bi1, Bi2.例文帳に追加

この２値化信号Ｂｉ１、Ｂｉ２に基づき、遅延回路２１での遅延量が決定される。 - 特許庁

SEMICONDUCTOR DEVICE CAPABLE OF USING INFORMATION ON DELAY LOCK STATE OF DELAY LOCKED LOOP例文帳に追加

ディレイロックループのディレイロック状態の情報の使用が可能な半導体素子 - 特許庁

Transmission delay data and the reception delay data based on the optimum value are set.例文帳に追加

その最適値に基づく送信ディレイデータ及び受信ディレイデータが設定される。 - 特許庁

The skew control section 4 sets delay amounts of the delay sections based on the detection result of the detection section 5.例文帳に追加

スキュー制御部４は、検出部５の検出結果に基づいて遅延部の遅延量を設定する。 - 特許庁

A delay unit adjusts a delay amount of a data signal transmitted from the transmission unit based on the reference signal.例文帳に追加

遅延部は、送信部から送信されたデータ信号の遅延量を基準信号に基づいて調整する。 - 特許庁

The delay amount adjustment circuit 12 adjusts the unit delay time based on the enumerated data N1.例文帳に追加

遅延量調整回路１２は、計数値Ｎ１に基づいて単位遅延時間を調整する。 - 特許庁

When the delay button is operated by the player in such a state, a delay stop permission flag is turned on.例文帳に追加

この状態で遊技者により遅延ボタンが操作されると、遅延停止許可フラグがオンされる。 - 特許庁

To maintain highly accurate synchronism between a transmitting side and a receiving side even on a variable delay transmission line where transmission delay fluctuation is great.例文帳に追加

伝送遅延揺らぎの大きい可変遅延伝送路でも送受間で高精度の同期を維持する。 - 特許庁

The delay part adjusts a delay amount of the serial transfer data based on the adjustment direction of the phase.例文帳に追加

遅延部は、位相の調整方向に基づいて、シリアル転送データの遅延量を調整する。 - 特許庁

Delay lines 7 and 8 delay the voltage signals based on the amount of the delay given by a controller 16.例文帳に追加

ディレイライン７，８は、コントローラ１６より与えられるディレイ量に基づき電圧信号を遅延させる。 - 特許庁

To provide a test circuit on a delay circuit for facilitating a function test for a system including the delay circuit by stabilizing latency of the delay circuit.例文帳に追加

遅延回路のレイテンシを安定化させ、遅延回路を含むシステムのファンクションテストを容易化できる遅延回路のテスト回路を提供する。 - 特許庁

The maximum delay time decision section 1062 decides a maximum delay time (window width) W' on the basis of the delay spread.例文帳に追加

最大遅延時間決定部１０６２では、遅延スプレッドに基づいて最大遅延時間（窓幅）Ｗ’を決定する。 - 特許庁

A delay time management device 113 receives delay time on the individual receiving sides and calculates the difference with the maximum delay time.例文帳に追加

遅延時間管理装置１１３は、各受信側での遅延時間を受け取り、最大の遅延時間との差を計算する。 - 特許庁

The control part 18 determines an amplitude delay time and a phase delay time based on the input measurement value to be set in the delay adjustment part 12.例文帳に追加

制御部１８は、入力された測定値に基づいて、振幅遅延時間及び位相遅延時間を決定し、遅延調整部１２に設定する。 - 特許庁

A delay control signal arithmetic circuit 108 produces a desired delay control signal, based on the delay signal produced by the DLL 211.例文帳に追加

遅延制御信号演算回路１０８は、ＤＬＬ２１１が生成した遅延信号に基づき、所望の遅延制御信号を生成する。 - 特許庁

Based on the result, the delay correcting values are calculated and set in a transmission delay buffer and a reception delay buffer.例文帳に追加

その結果をもとに遅延補正値を算出し、送信遅延量バッファ部および受信遅延量バッファ部に設定する。 - 特許庁

A control section 11 instructs a delay processing section 2031 on the delay time indicated by delay time data stored in a storage section.例文帳に追加

制御部１１は、記憶部に記憶されたディレイ時間データの示すディレイ時間を遅延処理部２０３１に指示する。 - 特許庁

In this case, when a delay amount is given to one signal to adjust the delay, an influence of delay adjustment is suppressed from putting on the other signal.例文帳に追加

ここで、一方の信号に遅延量を与えて遅延を調整するときに他方の信号にはその遅延調整の影響が及ぶことが抑制される。 - 特許庁

When mounting delay units R1 to Rn configuring a straight delay line on the FPGA, these delay units R1 to Tn are manually arranged.例文帳に追加

ストレートディレイラインを構成する遅延ユニットＲ１〜ＲｎをＦＰＧＡに実装する際にマニュアルで配置する。 - 特許庁

To eliminate the need for a calibration delay line for calibrating delay amount on a delay line, and to eliminate variation in calibration.例文帳に追加

ディレイラインについての遅延量校正のために校正用ディレイラインを不要とし、また校正のバラツキをなくす。 - 特許庁

To configure a pulse delay circuit capable of reducing variations in delay time of each delay unit on a programmable logic device.例文帳に追加

プログラマブルロジックデバイス上に、遅延ユニット毎の遅延時間のばらつきの少ないパルス遅延回路を構成する。 - 特許庁

Two or more types of ring oscillators are formed on a semiconductor chip and the values of two types of coefficients contained in a delay formula used for delay between gates are obtained and the delay formula is decided.例文帳に追加

ゲート間の遅延量を導出する遅延式モデルとして、２種類の係数ａ，ｃを使用した下記の遅延式モデルを用いる。 - 特許庁

Based on the preserved data/control signal, a clock delay selector 6 selects the delay of the delay device 3.例文帳に追加

クロック遅延選択装置６は、保存されているデータ・制御信号に基づいて遅延装置３の遅延量を選択する。 - 特許庁

For the result of performing delay correction, the delay measurement part B110 measures the delay amount and decides on propriety.例文帳に追加

上記遅延補正を行った結果に対して遅延測定部Ｂ１１０は遅延量を測定し、成否を判定する。 - 特許庁

The CPU 40 calculates an optimum delay time based on the obtained delay time and the judged result to set it to the delay circuit 12, thereby correcting the skew.例文帳に追加

得られた遅延時間と及び判定結果に基づきＣＰＵ４０が最適な遅延時間を演算して遅延回路１２に設定してスキューを補正する。 - 特許庁

Furthermore, a delay profile section 100 determines delay profile, on the basis of the correlation data and the delay value, with respect to each signal branch.例文帳に追加

また、遅延プロファイル部１００は、各信号ブランチに対して、相関データおよび遅延値に基づいて遅延プロファイルを決定する。 - 特許庁