「fet-e」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To prevent the threshold voltage of an E-FET from becoming substandard while sharing a gate diffusion process determining the threshold voltage in a semiconductor device where a D-FET and an E-FET, each having a channel layer, are provided on one semiconductor substrate and each channel layer is provided with a gate diffusion layer.例文帳に追加

同一の半導体基板上に、それぞれチャネル層を有するＤ−ＦＥＴとＥ−ＦＥＴとが設けられ、前記各チャネル層にゲート拡散層が設けられた半導体装置において、閾値電圧を決定するゲート拡散工程を共有しながら、Ｅ−ＦＥＴの閾値電圧が規格外になってしまうことを防止すること。 - 特許庁

To provide a method of manufacturing a semiconductor device having an easily controlled threshold voltage with a high yield, and to provide the semiconductor device in the method of manufacturing the semiconductor device equipped with a D-FET and an E-FET that have different threshold voltages and gate regions that are formed by doping barrier layers formed on a semiconductor substrate with impurities.例文帳に追加

半導体基板上に設けた障壁層に不純物をそれぞれドーピングしてゲート領域を形成したしきい値電圧の異なるD-FETとE-FETとを具備する半導体装置の製造方法及び半導体装置において、しきい値電圧の調整が容易であって、高歩留まりで製造可能なとした半導体装置の製造方法及び半導体装置を提供する。 - 特許庁

Consequently, an E-FET and capacitances Ci and Cr constituting an inverter element 70 are prevented from breaking down with static electricity from the outside.例文帳に追加

これにより、インバータ素子７０を構成するＥ−ＦＥＴと、容量Ｃｉ、Ｃｒが外部からの静電気で破壊することを防止できる。 - 特許庁

The circuit is constituted, in such a way that the drain terminal D of a second FET 6 is connected to the source terminal S of a first FET 2, and a parallel circuit of a resistor 7 and a capacitor 8 is connected between the terminal D and the ground E.例文帳に追加

第１のＦＥＴ２のソース端子Ｓに、第２のＦＥＴ６のドレイン端子Ｄを接続し、第２のＦＥＴのドレイン端子Ｄと接地Ｅとの間に抵抗７とコンデンサ８の並列回路を接続して構成されている。 - 特許庁

To provide a manufacturing method of a semiconductor device by which defects are not easily generated, increase of manufacturing cost is suppressed, and threshold voltages (Vth) of a D-type FET and an E-type FET can be reproduced with a good repeatability on the same substrate.例文帳に追加

欠陥が生じにくく、かつ、製造コストの増加を抑え、Ｄ型ＦＥＴとＥ型ＦＥＴの閾値電圧（Ｖ_th）を再現性良く同一基板上に作製することの可能な半導体装置の製造方法を提供する。 - 特許庁

Such an operation can be realized by simply interposing a control element, i. e. the Zener diode 38, in a line leading from the first drive winding 35B to the commutation FET 5.例文帳に追加

しかもこのような動作は、第１の駆動巻線35Ｂから整流ＦＥＴ５に至るラインに制御素子であるツェナーダイオード38を介在させるだけで実現できる。 - 特許庁

The EC 27 and a CPU of a note PC 10 compare the specific capacity of battery indicating the proportion of a fully charged capacity to a rated capacity of each battery, and controls the FET-A to FET-E so that the batteries may be each discharged from an order of batteries having less deterioration in capacity.例文帳に追加

ＥＣ２７およびノートＰＣ１０のＣＰＵは、各電池の定格容量に対する満充電容量の割合を示す比電池容量を計算して比較し容量劣化が少ない電池の順番に各電池から放電するようにＦＥＴ−Ａ〜ＦＥＴ−Ｅを制御する。 - 特許庁

When an FET for charging control is off, negative potential that is proportional to the charging voltage of a charger appears at a -B terminal and is applied to an emitter E of a transistor TR2 to allow a transistor TR2 to conduct electricity.例文帳に追加

充電制御用ＦＥＴがＯＦＦ時、充電器の充電電圧に比例した負の電位が−Ｂ端子に現れ、トランジスタＴＲ２のエミッタＥに印加されトランジスタＴＲ２は導通する。 - 特許庁

By turning on and off an FET transistor Q1 with a control circuit 2, a voltage is increased by energy stored in an inductor L1, and a charging voltage of a capacitor C1 is made higher than a voltage of a DC power source E.例文帳に追加

制御回路２で電界効果トランジスタQ1をオン、オフすることにより、インダクタL1に蓄積されたエネルギなどにより昇圧してコンデンサC1の充電電圧を直流電源Ｅの電圧より高くする。 - 特許庁

By full-wave rectifying the AC voltage of commercial power e by a circuit 12 and by switching a field-effect transistor(FET) Q1, the voltage is raised by a voltage booster chopping circuit 13 and the power factor is improved.例文帳に追加

商用交流電源ｅの交流電圧を全波整流回路12で全波整流し、電界効果トランジスタQ1をスイッチングすることにより、昇圧チョッパ回路13で昇圧するとともに力率を改善する。 - 特許庁

Since a control signal input circuit 7 and the DCFL circuit 2 are connected in series between a drain terminal and a control signal input terminal E of a FET 3, even when a level of the control signal is changed, the gate impedance of the FET 12 in the DCFL circuit 2 is almost unchanged and the gate impedance has a high resistance.例文帳に追加

ＦＥＴ３のドレイン端子と制御信号入力端子Ｅとの間に、制御信号入力回路７とDCFL回路２とを直列接続するため、制御信号の電位が変化しても、DCFL回路２内のＦＥＴ１２のゲートインピーダンスがほとんど変化しなくなり、かつゲートインピーダンスを高抵抗化することができる。 - 特許庁

A semiconductor device 100 includes: a FET cell region 21 (active region) in which a vertical type MOSFET having a source electrode 11 on a semiconductor substrate surface e is formed; and a channel stopper region 22 (channel stop region) having an EQR electrode 101 that is formed at a distance from the source electrode 11 on the semiconductor substrate surface e.例文帳に追加

半導体装置１００は、半導体基板表面ｅにソース電極１１を有する縦型ＭＯＳＦＥＴが形成されるＦＥＴセル領域２１（アクティブ領域）と、半導体基板表面ｅにソース電極１１と距離を隔てて形成されるＥＱＲ電極１０１を有するチャネルストッパ領域２２（チャネルストストップ領域）と、を備えている。 - 特許庁

A load circuit RL and a MOS FET Q2 are connected in series between the positive and negative terminals of E from a positive side, and output OP of SG is connected to the gate of Q2 for turning on and off Q2, thus obtaining the standby electric power circuit having an idling current of zero.例文帳に追加

一方、Ｅの正負端子間に正側より負荷回路ＲＬとＭＯＳＦＥＴＱ２を直列接続し、ＳＧの出力ＯＰとＱ２のゲートを接続してＱ２をオン／オフさせれば、アイドリング電流ゼロの待機電力回路になる。 - 特許庁

In a PWM-control part 30 which converts a supply voltage E of a power supply 200 having a voltage variation to a PWM-system control voltage Vo in an LED drive circuit, a saw wave generation part 41 generates a saw wave whose peak value coincides with a power supply voltage E, and a comparator 42 generates a PWM pulse for driving an FET 31 being a switching element by comparing the saw wave with the control voltage Vo.例文帳に追加

ＬＥＤ駆動回路１において、電圧変動が有る電源２００の供給電圧ＥをＰＷＭ方式の制御電圧Ｖｏに変換するＰＷＭ制御部３０では、のこぎり波生成部４１が、ピーク値が電源電圧Ｅに一致するのこぎり波を生成し、コンパレータ４２が、のこぎり波と制御電圧Ｖｏとを比較することで、スイッチング素子であるＦＥＴ３１を駆動するＰＷＭパルスを生成する。 - 特許庁