| 例文 |
instruction stackの部分一致の例文一覧と使い方
該当件数 : 58件
A compiler, if a stack area must be released (step S1, "present") when returning from interrupt processing, generates (step S3) an object code file so that an open size therefor is designated in an operand of a return instruction (rtm3).例文帳に追加
コンパイラは、割り込み処理から復帰する際にスタック領域を開放する必要がある場合（ステップＳ１，「有り」）、その開放サイズを復帰命令［ｒｔｍ３］のオペランドにて指定するようにオブジェクトコードファイルを生成する（ステップＳ３）。 - 特許庁
In this information processor having a byte code accelerator BCA which converts an intermediate language (byte code) of stack base into an instruction of a register base, the BCA and a selector SEL for switching instructions are arranged between an instruction fetching part FET and a decoding part DEC and data transfer paths (P4, P5) are provided between the BCA and a register file REG_FILE.例文帳に追加
スタックベースの中間言語(バイトコード）をレジスタベースの命令に変換するバイトコードアクセラレータＢＣＡを備える情報処理装置において、命令フェッチ部ＦＥＴとデコード部ＤＥＣの間にＢＣＡと命令切換のためのセレクタＳＥＬを配置し、ＢＣＡとレジスタファイルＲＥＧ＿ＦＩＬＥとの間にデータ転送経路（Ｐ４、Ｐ５）を設ける。 - 特許庁
Then, an RET instruction is performed and data stored in an area indicated by a stack pointer (area where the address of a program performed when a processing at power supply stoppage by NMI is started is saved) are set to a program counter.例文帳に追加
そして、ＲＥＴ命令が実行され、スタックポインタが指す領域（ＮＭＩによる電力供給停止時処理が開始されたときに実行されていたプログラムのアドレスが退避している領域）に格納されているデータをプログラムカウンタに設定する。 - 特許庁
Data stored in an address specified by a stack pointer SP and its consecutive address is retrieved from RAM 2 consisting of MRAM, and an instruction code stored in an address specified by a program counter PC is retrieved from ROM 3 and decoded.例文帳に追加
スタックポインタＳＰで指定されるアドレスとそれに連続したアドレスに格納されたデータがＭＲＡＭより成るＲＡＭ２から読み出されて、プログラムカウンタＰＣで指定されたアドレスに格納された命令コードがＲＯＭ３より読み出されてデコード化される。 - 特許庁
A code area 10 in which an instruction to be executed when processing is returned from an object function is stored and a stack area 11 as a work area are assigned to the RAM of a computer system in which a buffer overflow detection device (buffer overflow detection program) is integrated.例文帳に追加
バッファオーバーフロー検知装置（バッファオーバーフロー検知プログラム）が組み込まれたコンピュータシステムのＲＡＭ内には、対象関数から処理が戻った際に実行される命令が記憶されているコード領域１０と、作業領域であるスタック領域１１とが割り当てられる。 - 特許庁
At least one mapping register related to at least one of the N processing stages is further arranged and stores mapping data which can be used to determine a physical register in relation to a stack register for architecture accessed by the pending instruction.例文帳に追加
更に、Ｎ個の処理ステージのうちの少なくとも１つと関連している少なくとも１個のマッピングレジスタが設けられており、それは係属中の命令によってアクセスされたアーキテクチャ用スタックレジスタと関連する物理的レジスタを決定するために使用することが可能なマッピングデータを格納している。 - 特許庁
The register allocator 11 allocates logical registers to instruction in the program as the compilation object and allocates the logical registers allocated to instructions in the program to physical registers so that physical registers existing at the time of calling procedures in the program as the compilation object may be allocated in order from the bottom of the register stack.例文帳に追加
このレジスタアロケータ１１は、コンパイル対象のプログラム中の命令に論理レジスタを割り当て、コンパイル対象のプログラムにおけるプロシージャの呼び出し時に生存している物理レジスタがレジスタスタックの底から順に割り付けられるように、このプログラム中の命令に割り当てられた論理レジスタを物理レジスタに割り当てる。 - 特許庁
A flash hold register 14 receives a stack pass signal that is asserted when a fail has not occurred in the past and a match signal; holds one of the signals corresponding to a first pattern control signal that is generated in an execution cycle of a first control instruction described in a pattern program; and outputs it as a hold match signal.例文帳に追加
フラッシュホールドレジスタ１４は、過去にフェイルが発生していないときにアサートされるスタックパス信号と、マッチ信号とを受け、パターンプログラムに記述される第１制御命令の実行サイクルにおいて生成される第１パターン制御信号に応じた一方を保持し、ホールドマッチ信号として出力する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
