「latch circuits」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

N-sets of latch circuits 101a-101c latch N-sets of video data D.例文帳に追加

Ｎ個のラッチ回路１０１ａ〜１０１ｃでＮ個のビデオデータＤをラッチする。 - 特許庁

The two "circled" latch circuits and one "non-circled" latch circuit are alternately connected in series.例文帳に追加

２個の○印付きのラッチ回路と１個の○印なしラッチ回路とが直列に交互に接続されている。 - 特許庁

This semiconductor device is provided with latch circuits 2 and 3 near output buffer circuits 8 and 9.例文帳に追加

この半導体装置は、出力バッファ回路８，９の近傍にラッチ回路２，３を備える。 - 特許庁

Constant current sources 2 and 3 for latch circuits are provided separately from a constant current source 1 for differential amplification circuits.例文帳に追加

差動増幅回路の定電流源１と別個にラッチ回路に対する定電流源２，３を設ける。 - 特許庁

Monitor latch circuits 4a, 4b, ... have the same configuration as that of latch circuits included in a peripheral circuit.例文帳に追加

モニタ用ラッチ回路４ａ，４ｂ，・・・は、周辺回路に含まれるラッチ回路と同等の構成を有する。 - 特許庁

A fuse/fuse latch circuit part 21 is provided with first and second fuse/fuse latch circuits 23a and 23b serving as redundancy information storage circuits.例文帳に追加

ヒューズ・ヒューズラッチ回路部２１は、リダンダンシ情報記憶回路である第１、第２のヒューズ・ヒューズラッチ回路２３ａ、２３ｂを有する。 - 特許庁

Latch circuits (IV1, IV2, 7) each of which is selectively turned into latch state to latch the voltage of the internal node, are provided for the internal node.例文帳に追加

この内部ノードに対して、選択的にラッチ状態となって内部ノードの電圧をラッチするラッチ回路（ＩＶ１、ＩＶ２、７）を設ける - 特許庁

The semiconductor storage device includes a buffer 13 including latch circuits.例文帳に追加

半導体記憶装置は、ラッチ回路を含んだバッファ13を含んでいる。 - 特許庁

To apply desired stress to internal circuits by preventing the occurrence of latch up.例文帳に追加

ラッチアップの発生を防止し、内部回路に所望のストレスを印加する。 - 特許庁

The latch circuits 3 are controlled timely by the signal CLK 2.例文帳に追加

ラッチ回路３は信号ＣＬＫ２によってタイミング制御される。 - 特許庁

Multiple latch circuit groups are constructed of a prescribed number of latch circuits, and each latch circuit in each latch circuit group is connected in common to a common line via transfer circuits.例文帳に追加

所定数のラッチ回路からラッチ回路群が複数構成され、各ラッチ回路群において各ラッチ回路はそれぞれが転送回路を介して共通線に共通に接続されている。 - 特許庁

Also, there are a plurality of scan chains, and each scan chains is configured of the same number of latch circuits, and provided with the latch circuit for executing the scan test and the dummy latch circuit for arranging the number of the latch circuits configuring the scan chain.例文帳に追加

また、スキャンチェーンは複数存在し、それぞれ同数のラッチ回路にて構成され、スキャンテストを行うためのラッチ回路と、スキャンチェーンを構成するラッチ回路の数を揃えるためのダミーのラッチ回路とを備える。 - 特許庁

Thus, a state of the latch circuits 11-18 depends on an output of the neighboring latch circuits so as to eliminate the need for a multi-input logic gate where delays are increased with number of stages of latch circuits.例文帳に追加

そのため、各ラッチ回路１１〜１８の状態が近隣のラッチ回路の出力で決まるようになり、ラッチ回路の段数と共に遅延が増加する多入力の論理ゲートが不要になる。 - 特許庁

Then latch circuits 138, 140, 142 latch the outputs of the latch circuits 134, 136, by using a parallel clock PCLK to obtain parallel output data.例文帳に追加

そして、各ラッチ回路１３４、１３６の出力をパラレル用クロックによってラッチ回路１３８、１４０、１４２によりラッチし、パラレル出力データを得るようにする。 - 特許庁

The master latch circuit 2 and the slave latch circuit 3 work as the latch circuits mutually responding to the complementary signals, and whole of the transparent latch circuit 10 works as a flip flop circuit.例文帳に追加

よって、マスタラッチ回路２及びスレーブラッチ回路３は互いに相補の信号に応答するラッチ回路として動作し、トランスペアレントラッチ回路１０全体としてはフリップフロップ回路として動作する。 - 特許庁

A master latch circuit 12 and a slave latch circuit 21 are register for write-only and the master latch circuit 12 and slave latch circuits 21, 22 are controlled by WCLK generated in a write-cycle.例文帳に追加

マスタラッチ回路１２とスレーブラッチ回路２１とがライト専用レジスタで、マスタラッチ回路１２とスレーブラッチ回路２１，２２とはライトサイクルで発生するＷＣＬＫで制御される。 - 特許庁

When selector signals S1-S3 are changed sequentially to an 'L' level, latch circuits 5-7 latch input data.例文帳に追加

セレクタ信号Ｓ１〜Ｓ３が順次「Ｌ」レベルに変化すると、入力データがラッチ回路５〜７にラッチされる。 - 特許庁

To restart an integrated circuit causing latch-up without exerting influences on integrated circuits which cause no latch-up.例文帳に追加

ラッチアップが生じた集積回路の再起動を、他のラッチアップが生じていない集積回路に影響を与えずに行うことを可能とする。 - 特許庁

The read data RD are latched in one latch circuit selected out of N latch circuits (R1, R2...RN) 3.例文帳に追加

リードデータＲＤは、Ｎ個のラッチ回路（Ｒ１，Ｒ２，・・・ＲＮ）３のうち、選択された１つのラッチ回路内にラッチされる。 - 特許庁

The timing of sampling of the sample hold circuits SH1, SH2 and that of latch of the latch circuit 18 are independently regulatable.例文帳に追加

サンプルホールド回路ＳＨ１、ＳＨ２のサンプリングとラッチ回路１８のラッチのタイミングは独立に調整可能である。 - 特許庁

The latch circuits 20_1-20_3 periodically fetch the set states of the fuse elements FE1-FE3 based on the latch clock CLK.例文帳に追加

ラッチ回路２０_１〜２０_３は、ラッチクロックＬＣＬＫに基づき、周期的にヒューズ素子ＦＥ１〜ＦＥ３の設定状態を取り込む。 - 特許庁

Latch circuits 56 latch the read gradation data for four lines based on 1st and 2nd clock signals.例文帳に追加

ラッチ回路５６は、読み出された階調データを、第１及び第２のクロック信号に基づいて４ライン分の階調データをラッチする。 - 特許庁

The latch circuits 204a and 204b latch the digital values after conversion and output to the address terminal of ROM 205.例文帳に追加

ラッチ回路２０４ａ,２０４ｂは、変換後のディジタル値をラッチしてＲＯＭ２０５のアドレス端子に出力する。 - 特許庁

In the first and second fuse/fuse latch circuits 23a and 23b, a fuse element and a fuse latch circuit are disposed, respectively.例文帳に追加

第１、第２のヒューズ・ヒューズラッチ回路２３ａ、２３ｂ内には、それぞれヒューズ素子とヒューズラッチ回路とが設けられている。 - 特許庁

To automatically adjust latch timing for data, while reducing the number of latch circuits to be provided.例文帳に追加

備えるべきラッチ回路の個数を少なく制限しながら、データのラッチタイミングを自動的に調整する。 - 特許庁

Latch circuits 46, 48 latch data Din, in accordance with clocks ϕ1, ϕ2 of two phases by the divider 50.例文帳に追加

ラッチ４６，４８が、分周器５０による２つの位相のクロックφ１，φ２に従いデータＤｉｎをいラッチする。 - 特許庁

In the latch circuit group 21, latch circuits 25 provided with input gates 26 and output gates 27, 28 are connected in parallel.例文帳に追加

ラッチ回路群２１は、入力ゲート２６と出力ゲート２７，２８を備えるラッチ回路２５が並列接続されている。 - 特許庁

A control circuit 7-1 refreshes data by moving the data in one of the plurality of dynamic latch circuits to the static latch circuit and further moving the data in the static latch circuit to one of the plurality of dynamic latch circuits.例文帳に追加

制御回路７−１は複数のダイナミックラッチ回路うちの１つのデータをスタティックラッチ回路に移動し、スタティックラッチ回路のデータをダイナミックラッチ回路うちの１つに移動することによりデータをリフレッシュする。 - 特許庁

Positive phase data output terminals Q of latch circuits 11-17 are respectively connected to data input terminals D of latch circuits 12-18 of the next stage, and a negative phase data output terminal Q/ of the latch circuit 18 of the final stage is connected to the data input terminal D of the latch circuit 11 of the 1st stage.例文帳に追加

ラッチ回路１１〜１７の正相データ出力端子Ｑは、次段の各ラッチ回路１２〜１８のデータ入力端子Ｄにそれぞれ接続され、最終段のラッチ回路１８の逆相データ出力端子Ｑ／が、初段のラッチ回路１１のデータ入力端子Ｄに接続されている。 - 特許庁

The latch circuit (14; 64) includes first and second logical operation circuits (for example, a NAND circuit).例文帳に追加

ラッチ回路（１４；６４）は、第１および第２の論理演算回路（たとえば、ＮＡＮＤ回路）を含む。 - 特許庁

To obtain a scannable asynchronous preset and/or clear flip-flop having latch circuits.例文帳に追加

ラッチ回路を有する走査可能な非同期プリセットおよび／もしくはクリアフリップフロップを得る。 - 特許庁

A detecting circuit 20 in a semiconductor memory comprises latch circuits L10 and L11.例文帳に追加

半導体記憶装置内の検知回路２０はラッチ回路Ｌ１０とＬ１１とを含む。 - 特許庁

The sub-data circuit REGR has two latch circuits DS4, DS5 for serial access.例文帳に追加

サブデータ回路ＲＥＧＲは、シリアルアクセスのための２個のラッチ回路ＤＳ４，ＤＳ５を有する。 - 特許庁

Data of the fuse arrays are respectively transferred to and latched by data latch circuits 9a, 9b.例文帳に追加

各フューズアレイのデータは、それぞれデータラッチ回路９ａ，９ｂに転送保持される。 - 特許庁

The respective latch circuits 103 and 104 record tuning signals P1 and P2.例文帳に追加

ラッチ回路１０３、１０４の各々は、チューニング信号Ｐ１、Ｐ２を記録する。 - 特許庁

The address latch circuits 14a and 14b hold the contents of the address register 13.例文帳に追加

アドレスラッチ回路１４ａ、１４ｂは、アドレスレジスタ１３の内容を保持する。 - 特許庁

Latch circuits 20_1-20_3 fetch set states of fuse elements FE1-FE3.例文帳に追加

ラッチ回路２０_１〜２０_３は、ヒューズ素子ＦＥ１〜ＦＥ３の設定状態を取り込む。 - 特許庁

The SRAM part has a plurality of CELL1 including latch circuits (not shown) that store data.例文帳に追加

ＳＲＡＭ部は、データを記憶するラッチ回路（図示せず）を有するセルＣＥＬＬ１を複数有している。 - 特許庁

A sense amplifier circuit includes a first and a second latch circuits and a transmission control section 4905.例文帳に追加

センスアンプ回路は、第１及び第２のラッチ回路と伝達制御部４９０５を備えている。 - 特許庁

The number of latch circuits and the like are reduced, circuit scale is reduced, and response speed can be increased.例文帳に追加

ラッチ回路数等が削減され、回路規模が縮小し、応答速度を高めることも可能となる。 - 特許庁

The 4 D-flip-flop circuits sequentially receive input data and latch the data.例文帳に追加

入力データが４つのＤ型フリップフロップに順に入力され、保持される。 - 特許庁

For instance, first fuse wires 12a, 12c are connected to latch circuits 11a, 11c.例文帳に追加

たとえば、ラッチ回路１１ａ，１１ｃには、第１のヒューズ配線１２ａ，１２ｃを接続する。 - 特許庁

The plurality of latch circuits are provided for the respective plurality of signal terminals.例文帳に追加

ここで、複数のラッチ回路は、複数の信号端子の各々に対して備えられている。 - 特許庁

Therefore, a plurality of line groups can be selected by setting a plurality of latch circuits.例文帳に追加

したがって、複数のラッチ回路をセットすることにより、複数の行グループを選択できる。 - 特許庁

A transfer processing part 60 is provided with two latch circuits 62, 64 connected in cascade.例文帳に追加

転送処理部６０には縦続接続された２つのラッチ回路６２，６４を設ける。 - 特許庁