「multiport」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a multiport memory element capable of preventing a first high data error phenomenon in initial operation in a current sensing system global data bus transmission and reception structure without inducing any problems in the transmission of raw data.例文帳に追加

本発明は、ローデータ伝送時問題を誘発しないながら、電流センシング方式のグローバルデータバス送受信構造における初期動作時最初ハイデータエラー現象を防止できるマルチポートメモリ素子を提供すること。 - 特許庁

The modem 1, 2 includes: a plurality of types of transmission/reception parts 10, 11 arranged for the respective transmission lines, and a packet relay part 12 of a multiport with the plurality of transmission/reception parts 10, 11 connected thereto.例文帳に追加

このモデム１，２は、各伝送路用としてそれぞれ設けられた複数種類の送受信部１０，１１と、複数の送受信部１０，１１がそれぞれ接続されたマルチポートのパケット中継部１２とを備えている。 - 特許庁

The multiport RAM cell writing circuit is provided with a first field-effect transistor (FET) whose gate is connected to a first port nonwriting bit line, and a second FET whose gate is connected to a first port writing word line.例文帳に追加

マルチポートＲＡＭセルのＲＡＭセル書き込み回路は、第１のポート非書き込みビット線にゲートが接続された第１の電界効果トランジスタ（ＦＥＴ）と、第１のポート書き込みワード線にゲートが接続された第２のＦＥＴと、を備える。 - 特許庁

The multiport memory 10 comprises the interconnection network 11 having input ports 12 and output ports 13, and memory blocks 14 each connected to the interconnection network 11 via an output part 18 comprising a plurality of output ports 13.例文帳に追加

本発明のマルチポートメモリ１０は、入力ポート１２および出力ポート１３を有する結合網１１と、複数個の出力ポート１３から成る出力部１８を介して結合網１１と接続されたメモリブロック１４とを具備する。 - 特許庁

A second one of the N hardware acceleration modules receives the data from the multiport memory module on a second one of the N data communication buses and performs a second processing task on the data.例文帳に追加

Ｎ個のハードウェア高速化モジュールのうち第２のハードウェア高速化モジュールは、データをマルチポートメモリモジュールからＮ個のデータ通信バスのうちの第２のデータ通信バス上で受信し、第２の処理タスクを当該データに対して実行する。 - 特許庁

A first one of the N hardware acceleration modules performs a first processing task on data and transmits the data to the multiport memory module on a first one of the N data communication buses.例文帳に追加

Ｎ個のハードウェア高速モジュールのうち第１のハードウェア高速化モジュールは、第１の処理タスクをデータに対して実行し、当該データをマルチポートメモリモジュールへＮ個のデータ通信バスのうちの第１のデータ通信バス上で送信する。 - 特許庁

The processing system comprises a multiport memory module having N ports, N data communication buses and N hardware acceleration modules that communicate with a respective one of the N ports on a respective one of the N data communication buses.例文帳に追加

処理システムは、Ｎ個のポートを有するマルチポートメモリモジュール、Ｎ個のデータ通信バス、及び、それぞれＮ個のデータ通信バスのうちの一つ上でＮ個のポートのうち一つのポートと通信するＮ個のハードウェア高速化モジュールを備える。 - 特許庁

To provide a data processor allowing reading or writing of data with a combination of optional addresses in one processing cycle regardless of arrangement of the image data after rearrangement by using a multiport memory to heighten flexibility of the data to be read or written.例文帳に追加

マルチポートメモリを使用することによって読出し、または書込みされるデータの自由度を高め、並び替え後の画像データの配列によらず、１回の処理サイクルで任意のアドレスの組合せでデータを読出す、あるいは書込むことが可能なデータ処理装置を提供する。 - 特許庁

A multiport instruction/data integration cache 10 has a plurality of banks 19, which are provided between a parallel processor 13 performing a plurality of processes in one-clock cycles and a main storage and store some of instructions and data stored in the main storage, and a plurality of ports 11.例文帳に追加

１クロック周期で複数の処理を実行する並列プロセッサ１３と主記憶との間に設けられ、主記憶に記憶されている命令及びデータの一部を記憶する、複数のバンク１９及び複数のポート１１を有する多ポート命令・データ統合キャッシュ１０である。 - 特許庁

Further, the user combines an optical channel selector, a digital communication analyzer and an optical spectrum analyzer to conduct parametric test by changing a plurality of testing objects, while combining tree couplers to synchronously make multiport transmission of measured signals on a standard sample for the testing objects, and then measuring bit error rate.例文帳に追加

更に、光チャネルセレクタとデジタル通信アナライザおよび光スペクトラムアナライザを組み合わせ、テストされる複数の製品を切り替えてパラメトリック検査し、またツリーカプラを組み合わせ、標準サンプルの測定信号をテストされる製品に同期的にマルチポート送信し、更にビットエラーレートを測定する。 - 特許庁

An interchangeable circuit 104a converts address signals RA0 and RA1 into serial signals and an interchangeable circuit 104b extracts data OUT0 and OUT 1 corresponding to the signals RA0 and RA1 from serial signal SOUT consisting of data corresponding to the signals RA0 and RA1 output from a multiport SRAM103.例文帳に追加

互換回路１０４ａは、アドレス信号ＲＡ０とＲＡ１をシリアル信号に変換し、互換回路１０４ｂは、マルチポートＳＲＡＭ１０３から出力された信号ＲＡ０とＲＡ１に対応するデータからなるシリアル信号ＳＯＵＴから、信号ＲＡ０とＲＡ１に対応するデータＯＵＴ０とＯＵＴ１を抽出する。 - 特許庁

Regarding a P well region and an N well region where a pair of CMOS inverters consisting of the multiport SRAM cell is formed, the P well region is divided into two P well regions PW1 and PW2 on either side of the N well region NW and is formed so that boarder lines between them become parallel to bit lines.例文帳に追加

マルチポートＳＲＡＭセルを構成する一対のＣＭＯＳインバータが形成されたＰウエル領域およびＮウエル領域に関し、Ｐウエル領域を、二つのＰウエル領域ＰＷ１およびＰＷ２に分割してＮウエル領域ＮＷの両側に、かつそれら間の境界線がビット線と平行となるように形成する。 - 特許庁

The apparatus comprises a multiport concentrator 110 which concentrates network data from different links in a network and carried on a plurality of lower speed lines 100_1, ...100_n, 101_1, ...101_n into a stream of data carried on a higher speed line and a measurement system 130 which determines network statistics from the stream of data carried by the higher speed line 120.例文帳に追加

複数の低速線１００_１、・・１００_ｎ、１００_１、・・１００_ｎ上で搬送されているネットワーク内の異なるリンクからのネットワークデータを、高速線上で搬送されているデータストリームに集中するマルチポートコンセントレータ１１０と、前記高速線１２０が搬送するデータストリームからネットワーク統計値を決定する測定システム１３０とを備える装置。 - 特許庁

This data processor allowing access to a plurality of pieces of the data stored in the multiport memory 105 in one cycle is provided with: a writing register 303 and a reading register 305 acquiring a plurality of second addresses applied with an operation to an acquired first address; and an adder 301 performing an operation of each of the plurality of second addresses and the first address to generate a plurality of third addresses.例文帳に追加

マルチポートメモリ１０５されている複数のデータに対し、１回のサイクルでアクセスすることが可能なデータ処理装置において、取得された第１アドレスと演算される第２アドレスを複数取得する書込レジスタ３０３、読出レジスタ３０５、複数の第２アドレスの各々と第１アドレスとを演算し、複数の第３アドレスを生成する加算器３０１を設ける。 - 特許庁

The multiport memory element comprises a global data bus having a plurality of bus lines; a plurality of data transmission and reception blocks having a current sensing system transceiver for exchanging data with the global data bus, a plurality of banks and ports; a plurality of switching means for discharging each bus line in the global data bus by responding to an initialization signal; and an initialization signal generation means for generating the initialization signal.例文帳に追加

複数のバスラインを備えるグローバルデータバスと、前記グローバルデータバスとデータを交換するための電流センシング方式の送受信器を備え、かつ複数のバンク及びポートを備える、複数のデータ送受信ブロックと、初期化信号に応答して前記グローバルデータバスの各バスラインを放電させるための複数のスイッチング手段と、前記初期化信号を生成するための初期化信号の生成手段と、を備える。 - 特許庁