p- layerの部分一致の例文一覧と使い方
該当件数 : 6871件
On the surface of well 3, a p-type diffusion layer 6 as well as a source 4 and a drain 5 of the n-type diffusion layer are formed.例文帳に追加
ウエル3の表面には、p型の拡散層6と、n型の拡散層のソース4及びドレイン5とが形成されている。 - 特許庁
COMPOSITION FOR FORMING P-TYPE DIFFUSION LAYER, METHOD OF PRODUCING P-TYPE DIFFUSION LAYER, AND METHOD OF MANUFACTURING SOLAR CELL ELEMENT例文帳に追加
p型拡散層形成組成物、p型拡散層の製造方法及び太陽電池素子の製造方法 - 特許庁
A resist layer is formed on the p-type substrate 1, and n-type impurity ions are implanted into the p-type substrate 1 from above the resist layer.例文帳に追加
次に、p型基板1上に、レジストを形成し、レジスト上方からn型不純物イオンを注入する。 - 特許庁
A P-N junction element concerning the present invention is provided with a P-type organic composite layer and an N-type organic composite layer.例文帳に追加
本発明に係るP−N結合素子は、P型有機複合層と、N型有機複合層と、を備える。 - 特許庁
P-TYPE DIFFUSION LAYER FORMING COMPOSITION, METHOD FOR MANUFACTURING P-TYPE DIFFUSION LAYER, AND METHOD FOR MANUFACTURING SOLAR CELL ELEMENT例文帳に追加
p型拡散層形成組成物、p型拡散層の製造方法、及び太陽電池素子の製造方法 - 特許庁
A heavily doped p-type contact layer 4 is formed in the p-type impurity layer 2 so as to decrease a contact resistance.例文帳に追加
p型不純物層2内には、コンタクト抵抗を下げるための高濃度のp型コンタクト層4が形成される。 - 特許庁
The time and temperature of annealing depends on an interval of the exposed surface of the p-type layer and a thickness of the p-type layer.例文帳に追加
アニール時間及び温度はp型層の露出させた面の間隔及びp型層の厚さに依存する。 - 特許庁
A p-side electrode 15 is formed on a surface of the p-type semiconductor layer 11 on the side opposite to the light emitting layer 12.例文帳に追加
p型半導体層11の発光層12と反対側の面にp側電極15を形成する。 - 特許庁
Furthermore, a p-electrode 3 is formed on the p-type layer 2a, and an n-electrode 4 is formed on the n-type layer 2b.例文帳に追加
p型層2a上にp電極3が形成され、n型層2a上にn電極4が形成される。 - 特許庁
A P type diffusion layer 9 is formed to the cathode region side and coupled with the P type diffusion layer 7.例文帳に追加
そして、P型の拡散層7と連結し、カソード領域側へとP型の拡散層9が形成されている。 - 特許庁
Subsequently, after a step of forming the p-type contact layer 8, the p-type contact layer 8 is processed into a mesa shape.例文帳に追加
次いで、p型コンタクト層8を形成する工程の後、p型コンタクト層8をメサ形状に加工する。 - 特許庁
The polyurethane sheet 2 has a skin layer 2a at the holding surface P side, and a nap layer 2b at the back surface side of the holding surface P.例文帳に追加
ポリウレタンシート2は、保持面P側にスキン層2a、保持面Pの裏面側にナップ層2bを有している。 - 特許庁
A first p-type clad layer 96a in a p-type clad layer 96 provided on the active layer 15 comprises a p-type nitride semiconductor containing aluminum and gallium and a second p-type clad layer 96b comprises a similar p-type nitride semiconductor having a band gap larger than that of the first p-type clad layer 96a.例文帳に追加
活性層(15)上に設けられるp型クラッド層96のうち、第1のp型クラッド層(96a)をアルミニウムとガリウムを含むp型窒化物半導体で形成し、第2のp型クラッド層(96b)を同様のp型窒化物半導体であるが、第1のp型クラッド層(96b)よりもバンドギャップの大きいもので形成する。 - 特許庁
To provide a manufacturing method of a substrate having a p-type semiconductor layer capable of avoiding deterioration in the film quality of the p-type semiconductor layer and activating p-type impurities in the p-type semiconductor layer.例文帳に追加
p型半導体層の膜質の劣化を避けるとともに、p型半導体層におけるp型不純物の活性化を可能とする、p型半導体層を備える基板の製造方法を提供する。 - 特許庁
The variable wavelength element section has an n-InP lower clad layer 18, a variable wavelength layer 20, an i-InP layer 22, an active layer 24, a p-InP spacer layer 26, a p-diffraction grating 28, and a p-InP buried layer 30 on the substrate.例文帳に追加
波長可変素子部は、基板上に、n−InP下部クラッド層18、波長可変層20、i−InP層22、活性層24、p−InPスペーサ層26、p−回折格子28、及びp−InP埋め込み層30を備える。 - 特許庁
The n-type semiconductor layer 11 includes an n-type GaN clad layer 14 and an n-type InGaN guide layer 15, and the p-type semiconductor layer 12 includes a p-type AlGaN electron block layer 16 and a p-type GaN guide contact layer 17.例文帳に追加
n型半導体層11はn型GaNクラッド層14およびn型InGaNガイド層15を含み、p型半導体層12はp型AlGaN電子ブロック層16およびp型GaNガイド・コンタクト層17を含む。 - 特許庁
On the n-type GaN layer 12 and the p-type GaN layer 13; an n-type GaN layer 14, an active layer 15, a p-type AlGaN layer 16, and a p-type GaN layer 17 are made to grow to form a light-emitting diode structure.例文帳に追加
n型GaN層12およびp型GaN層13上に、n型GaN層14、活性層15、p型AlGaN層16およびp型GaN層17を成長させて発光ダイオード構造を形成する。 - 特許庁
The laser part 2 and the light deflection part 3 are configured by successively laminating an n-type clad layer, an n-type guide layer, a multiple quantum well layer, a p-type guide layer, a p-type clad layer and a p-type contact layer on an n-GaAs substrate.例文帳に追加
またレーザ部2及び光偏向部3は、n−GaAs基板上に、n型クラッド層、n型ガイド層、多重量子井戸層、p型ガイド層、p型クラッド層、p型コンタクト層が順次積層されて構成されている。 - 特許庁
A p-type GaP layer 14 lies between the active layer 13 and the upper clad layer 15.例文帳に追加
活性層13と上部クラッド層15との間にはp型GaP層14が介在している。 - 特許庁
The first huge magnetoresistance effect element is equipped with a fixed layer P, a spacer layer S and a free layer F.例文帳に追加
第1巨大磁気抵抗効果素子は、固定層P、スペーサ層S及びフリー層Fを備える。 - 特許庁
The laminate 40 comprises a p-type clad layer 1', an active layer 2', and an n-type clad layer 3'.例文帳に追加
積層体40は、p型クラッド層1’、活性層2’およびn型クラッド層3’から成っている。 - 特許庁
An n-type layer 21 and a p-type layer 22 are formed in sequence on a CrN layer 13 (Fig.1(c)).例文帳に追加
CrN層13上に、n型層21、p型層22を順次成膜する(図1(c))。 - 特許庁
An n^- type SiC layer 2 or a p^- type SiC layer 4 is insulated separated in an insulation separating layer 3.例文帳に追加
絶縁分離層3にてn^-型SiC層2やp^-型SiC層4を絶縁分離する。 - 特許庁
A P^+-type contact layer 19 is formed between the source layer 17 and the drain layer 18.例文帳に追加
また、ソース層17とドレイン層18との間に、P^+型のコンタクト層19を形成する。 - 特許庁
An electron barrier layer 16 is formed between an active layer 14 and a first p-type clad layer 17.例文帳に追加
活性層14と第1p型クラッド層17との間に電子障壁層16を設ける。 - 特許庁
The alternate hetero-junction layer 5 is sandwiched by the p-type layer 1 and the n-type layer 2.例文帳に追加
当該交互ヘテロ接合層5は、p型層1とn型層2とにより挟持されている。 - 特許庁
The light-emitting layer is provided between the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加
発光層は、前記n形半導体層と前記p形半導体層との間に設けられる。 - 特許庁
The n-side reflection prevention layer 2 and the p-side Bragg reflection layer 4 also work as a contact layer.例文帳に追加
n側反射防止層2及びp側ブラッグ反射層4は、コンタクト層の役割も兼ねている。 - 特許庁
Then an n- buffer layer 22 and a p+ collector layer 23 are formed on the surface of the n- drift layer 21.例文帳に追加
n^−ドリフト層21の表面にn^+バッファ層22とp^+コレクタ層23を形成する。 - 特許庁
An N-type buffer layer 6 is provided between the N^--type drift layer 1 and the P-type anode layer 2.例文帳に追加
N^−型ドリフト層1とP型アノード層2の間にN型バッファ層6が設けられている。 - 特許庁
A p-type carrier retaining layer 105 is formed between the collector layer 104 and the emitter layer 106.例文帳に追加
コレクタ層104とエミッタ層106との間に、p型キャリア保持層105が形成されている。 - 特許庁
The light-emitting layer is provided between the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加
前記発光層は、前記n型半導体層と前記p型半導体層との間に設けられる。 - 特許庁
The semiconductor layer 24 includes a p+ type semiconductor layer 24c and an n+ type semiconductor layer 24a.例文帳に追加
半導体層24は、p+型半導体層24cと、n+型半導体層24aとを備える。 - 特許庁
An n-type clad layer 4, an active layer 5, and a p-type clad layer are successively laminated in the Z direction.例文帳に追加
Z方向にn型クラッド層4、活性層5およびp型クラッド層を順次積層する。 - 特許庁
A p-type GaN layer 10 is stacked on an n^- type GaN layer 6, an aperture 28 penetrating through the p-type GaN layer 10 is formed on the p-type GaN layer 10, and an n-type GaN layer 26 is filled in the aperture 28.例文帳に追加
n^−型のGaN層6にp型のGaN層10が積層されており、p型のGaN層10にp型のGaN層10を貫通するアパーチャー28が形成されており、そのアパーチャー28にn型のGaN層26が充填されている。 - 特許庁
A p-type contact layer 7 of the film thickness of about 1,200Å made of an Mg doped p-type GaN is formed on the p-type cladding layer 6.例文帳に追加
p型クラッド層6の上にはMgドープのp型GaNから成る膜厚約1200Åのp型コンタクト層7が形成されている。 - 特許庁
Subsequently, a p-electrode 12 is formed on the p-type layer 13, and the p-electrode 12 is bonded to a support substrate 10 via a metal layer 11.例文帳に追加
次に、p型層13上にp電極12を形成し、p電極12と支持基板10とを金属層11を介して接合する。 - 特許庁
In a semiconductor laser element 501, an N-clad layer 11, an N-optical guide layer 12, an MQW layer 13, a P-cap layer 14, a P-optical guide layer 15, a P-clad layer 16, an N-current block layer 17 and a P-contact layer 18 are laminated in order on one surface of a transparent substrate 100.例文帳に追加
半導体レーザ素子501は、透明基板100の一方の面上にn−クラッド層11、n−光ガイド層12、MQW活性層13、p−キャップ層14、p−光ガイド層15、p−クラッド層16、n−電流ブロック層17およびp−コンタクト層18が順に積層されてなる。 - 特許庁
An n-type buffer layer 102, n-type first clad layer 103, MQW active layer 104, p-type second clad layer 105, p-type etch stop layer 106 of energy band gap smaller than that of this second clad layer 105, p-type third clad layer 107 comprising the ridge part, and p-type protection layer 108 are provided on a GaAs substrate 101.例文帳に追加
GaAs基板101上に、n型バッファ層102、n型第1クラッド層103、MQW活性層104、p型第2クラッド層105、この第2クラッド層105よりもエネルギーバンドギャップの小さいp型エッチング停止層106、リッジ部を構成するp型第3クラッド層107、p型保護層108を備える。 - 特許庁
The first layer of the p-type GaAs layers contacts the p-type band-discontinuity relaxation layer 10 and the m+1 th layer of the GaAs layers contacts a first electrode 14.例文帳に追加
p型GaAs層は1層目がp型バンド不連続緩和層10に、m+1層目が第1電極14に接している。 - 特許庁
The p-type base layer monotonously decreases in impurity density from an upper-end part 4B of the p-type base layer toward the n-type base layer.例文帳に追加
p形ベース層の不純物濃度は、p形ベース層の上端部4Bからn形ベース層に向かって単調減少する。 - 特許庁
On the other side of the semiconductor substrate 11, a P-type base layer 14, an N-type emitter layer 15, and a P-type contact layer 16 are formed.例文帳に追加
半導体基板11の他面側には、P型ベース層14、N型エミッタ層15及びP型コンタクト層16が形成される。 - 特許庁
The second p-side wiring layer has a p-side external terminal exposed from the first insulating layer and second insulating layer on the third surface.例文帳に追加
第2のp側配線層は、第3の面で第1の絶縁層及び第2の絶縁層から露出されたp側外部端子を有する。 - 特許庁
A buffer layer 11, a p-type semiconductor layer 12 and a p-type contact layer 13 are laminated on one side of a substrate 10 in this order.例文帳に追加
基板10の一面側に、バッファ層11、p型半導体層12およびp型コンタクト層13がこの順に積層されている。 - 特許庁
A p-type source diffusion layer 10, a p-type drain diffusion layer 11 and an intermediate layer 12 are formed sideward of each electrode part 8, 18.例文帳に追加
各電極部8,18の側方に、p型ソース拡散層10,p型ドレイン拡散層11及び中間拡散層12を形成する。 - 特許庁
The p-side contact layer includes a plurality of protrusions protruding in a first direction toward the p-type semiconductor layer from the n-type semiconductor layer.例文帳に追加
p側コンタクト層は、n形半導体層からp形半導体層に向かう第1方向に突出した複数の突起部を含む。 - 特許庁
A current diffusion layer D, a P-type gallium nitride layer P, and an N-type gallium nitride layer N are etched at the same time until a substrate B is exposed.例文帳に追加
基板Bが露出するまで電流拡散層D、p型窒化ガリウム層P、及びn型窒化ガリウム層Nを一度にエッチングする。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|