「p- layer」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

On the surface of an N type layer 22, a P+ type layer 26 is formed.例文帳に追加

Ｎ型層２２の表面にはＰ＋型層２６が形成されている。 - 特許庁

The p-type semiconductor layer 17 is formed on the active layer 15.例文帳に追加

ｐ型半導体層１７は、活性層１５上に設けられている。 - 特許庁

A p base layer 5 is arranged on a surface of an n^- drift layer 1.例文帳に追加

ｎ^-ドリフト層１の表面にはｐベース層５が備えられている。 - 特許庁

A P-type anode layer 2 is provided above an N^--type drift layer 1.例文帳に追加

Ｎ^−型ドリフト層１上にＰ型アノード層２が設けられている。 - 特許庁

The thickness of each barrier layer is twice or less the thickness of the p-side well layer.例文帳に追加

障壁層の厚さは、ｐ側井戸層の厚さの２倍以下である。 - 特許庁

A P-type epitaxial layer 53 is arranged on the N-type epitaxial layer 52.例文帳に追加

Ｎ型エピタキシャル層５２上に、Ｐ型エピタキシャル層５３が配置される。 - 特許庁

A p-side contact layer 21, a p-type clad layer 22, an active layer 30, n-type clad layer 41, and n-side contact layer 42 are stacked in this order on a side of one surface of a substrate 10 comprising p-type semiconductor.例文帳に追加

ｐ型半導体よりなる基板１０の一面側に、ｐ側コンタクト層２１、ｐ型クラッド層２２、活性層３０、ｎ型クラッド層４１およびｎ側コンタクト層４２が順に積層されている。 - 特許庁

An n-type clad layer 2, an active layer 3, a p-type first clad layer 4, a p-type second clad layer 5 and a p-type contact layer 6 are laminated in this order on a principal plane of a GaAs substrate 1.例文帳に追加

ＧａＡｓ基板１の主面上には、ｎ型クラッド層２、活性層３、ｐ型第１クラッド層４、ｐ型第２クラッド層５およびｐ型コンタクト層６がこの順に積層されている。 - 特許庁

An N+ type layer 5 is a diffusion layer formed adjacently to the P+ type layer 4 just below the P+ type layer 4, and it is formed by ion-implanting N-type impurities in a way similar to the P+ type layer 4.例文帳に追加

Ｎ＋型層５は、Ｐ＋型層４直下に、Ｐ＋型層４と隣接して形成された拡散層であり、Ｐ＋型層４と同様にＮ型の不純物をイオン注入して形成される。 - 特許庁

A p-type base layer 4 is formed on the surface of an n-type base layer 3 on the side opposite to the p-type emitter layer 1 and the collector electrode 2, and an n-type source layer 5 is formed on the surface of the p-type base layer 4.例文帳に追加

ｎ型ベース層３のｐ型エミッタ層１、コレクタ電極２とは反対側の表面にｐ型ベース層４が形成され、ｐ型ベース層４の表面にｎ型ソース層５が形成されている。 - 特許庁

A ridge Ri is formed which comprises the p-type clad layer 104, the p-type contact layer 105, and the p-type ohmic electrode 106.例文帳に追加

ｐ型クラッド層１０４、ｐ型コンタクト層１０５およびｐ型オーミック電極１０６からなるリッジ部Ｒｉが形成されている。 - 特許庁

An ohmic electrode 6 laminating a lower-layer Ti layer 2, a diffusion preventive layer 3, an upper-layer Ti layer 4 and a metallic layer (Au) 5 are provided on a p-type GaAs layer 1.例文帳に追加

ｐ型GaAs層１の上に、下層Ti層２、拡散防止層３、上層Ti層４、金属層（Au）５を積層したオーミック電極６が設けられている。 - 特許庁

An N-type GaAs buffer layer, an N-type InGaP clad layer, an InGaAsP barrier layer, an InGaAs active layer, an InGaAsP barrier layer, a P-type InGaP clad layer, a P-type InGaAsP etching stop layer, a P-type InGaP clad layer, and a P-type GaAs contact layer are successively laminated on an N-type GaAs substrate.例文帳に追加

ｎ型ＧａＡｓ基板11上に、ｎ型ＧａＡｓバッファ層12、ｎ型ＩｎＧａＰクラッド層13、ＩｎＧａＡｓＰバリア層14、ＩｎＧａＡｓ活性層15、ＩｎＧａＡｓＰバリア層16、ｐ型ＩｎＧａＰクラッド層17、ｐ型ＩｎＧａＡｓＰエッチングストップ層18、ｐ型ＩｎＧａＰクラッド層19、ｐ型ＧａＡｓコンタクト層20を順次積層する。 - 特許庁

A p-type base layer 23 is provided in the main cell 21, and an n-type emitter layer 24 is disposed on a part of the upper surface of the p-type base layer.例文帳に追加

メインセル２１においては、ｐ型ベース層２３を設け、その上層部分の一部にｎ型エミッタ層２４を設ける。 - 特許庁

The crosstalk reduction layer 77 has the same conductivity type as that of the P-type well layer 52 and a higher concentration than that of the P-type well layer 52.例文帳に追加

クロストーク低減層７７は、Ｐ型ウエル層５２と同じ導電型のＰ型で、Ｐ型ウエル層５２よりも高濃度である。 - 特許庁

A P+ type contact layer 17 is embedded and formed in a P type base layer 13 just below a bottom face of an N+ type source layer 18.例文帳に追加

Ｐ＋型コンタクト層１７をＮ＋型ソース層１８の底面の直下のＰ型ベース層１３内に埋め込んで形成する。 - 特許庁

Further, an etching stop layer can be provided between the p clad layer 6 and the p current diffusion layer 4 to make the processing easy.例文帳に追加

プロセスを容易にするためｐ型クラッド層６とｐ型電流拡散層４の間にエッチングストップ層を形成しても良い。 - 特許庁

An IGBT is provided with a p-type emitter layer 17 and a p-type base layer 12 which are arranged and installed by sandwiching an n-type base layer 11.例文帳に追加

ＩＧＢＴはｎ型ベース層１１を挟んで配設されたｐ型エミッタ層１７とｐ型ベース層１２とを有する。 - 特許庁

On the p-type diffusing layer 5, an n-type diffusing layer 7 as a source region and a p-type diffusing layer 6 are formed.例文帳に追加

Ｐ型の拡散層５には、ソース領域としてのＮ型の拡散層７と、Ｐ型の拡散層６とが形成されている。 - 特許庁

Furthermore, a part composed of the p^+-layers 15, the n^--layer 5, an FS layer 4 and a p^+-layer 3 has a pnp transistor structure.例文帳に追加

また、Ｐ＋層１５、Ｎ−層５、ＦＳ層４およびＰ＋層３からなる部分が、ＰＮＰトランジスタ構造になっている。 - 特許庁

A voltage drop between the p-type cladding layer 15 and the p-side contact layer 17 is restrained by providing the intermediate layer 16.例文帳に追加

中間層１６を設けることにより、ｐ型クラッド層１５とｐ側コンタクト層１７との間の電圧降下が抑制される。 - 特許庁

It is also acceptable that the p-layer is formed on the entire top face and then the n^+-layer is formed in the island structure (in spots) on the p-layer.例文帳に追加

上面全体にｐ層を作成し、その上からｎ＋層を島状(スポット状)に形成するものであってもよい。 - 特許庁

On an n-epitaxial layer 1, p field relaxation layer and p-well layer 2 and 3, and n-well layers 4 and 5 are formed simultaneously.例文帳に追加

ｎエピタキシャル層１にｐ電界緩和層２とｐウェル層３、ｎウェル層４とｎウェル層５をそれぞれ同時に形成する。 - 特許庁

On the p-type GaN contact layer 11, the p-type electrode 15 having a Pd layer 16 and a Ta layer 17 is formed.例文帳に追加

ｐ型ＧａＮコンタクト層１１上に、Ｐｄ層１６とＴａ層１７とを有するｐ型電極１５を形成する。 - 特許庁

An n-electrode layer 8 and the p-electrode layer 321 of the second layer 62 of the p-conductive type of the compensating diode 320 are connected.例文帳に追加

ｎ電極層８と補償ダイオード３２０のｐ伝導型の第２層６２のｐ電極層３２１とが接続されている。 - 特許庁

A P^+-type diffusion layer 7 is formed in the surface of the P^--type diffusion layer 5 adjacently to the N^+-type diffusion layer 6.例文帳に追加

Ｐ−型の半導体層５の表面にはＮ＋型の拡散層６に隣接してＰ＋型拡散層７が形成されている。 - 特許庁

The variable wavelength semiconductor laser device 1 has a mesa of a laminated structure comprising a p-AlInAs oxidizing layer 14, a p-InP lower clad layer 16, a variable wavelength layer 18, an n-InP intermediate layer 20, a MQW active layer 22, a p-InP spacer layer 24, a p-grating 26 and p-InP embedded layer 28 on a p-InP substrate 12.例文帳に追加

本波長可変半導体レーザ装置１０は、ｐ−ＩｎＰ基板１２上に、ｐ−ＡｌＩｎＡｓ酸化用層１４、ｐ−ＩｎＰ下部クラッド層１６、波長可変層１８、ｎ−ＩｎＰ中間層２０、ＭＱＷ活性層２２、ｐ−ＩｎＰスペーサ層２４、ｐ−回折格子２６、及びｐ−ＩｎＰ埋め込み層２８の積層構造のメサを有する。 - 特許庁

The semiconductor layer 20 is composed by laminating a buffer layer 21, a GaN layer 22, an n-type contact layer 23, an n-type cladding layer 24, an active layer 25, a p-type cladding layer 26, and a p-type contact layer 27 in this order.例文帳に追加

半導体層２０は、バッファ層２１、ＧａＮ層２２、ｎ型コンタクト層２３、ｎ型クラッド層２４、活性層２５、ｐ型クラッド層２６およびｐ型コンタクト層２７をこの順に積層して構成される。 - 特許庁

Furthermore, on the primary GaN layer 103 and the primary oxidation layer 104, there are formed a secondary GaN layer 105, an n-type cladding layer 106, an activity layer 107, a p-type cladding layer 108, a p-type contact layer 109, an insulating film 110, a p-type electrode 111, a p-type pad 112, and a p-type electrode 113.例文帳に追加

さらに、第１のＧａＮ層１０３及び第１の酸化層１０４の上には、第２のＧａＮ層１０５、ｎ型クラッド層１０６、活性層１０７、ｐ型クラッド層１０８、ｐ型コンタクト層１０９、絶縁膜１１０、ｐ型電極１１１、ｐ型パッド１１２、Ｐ型電極１１３が形成されている。 - 特許庁

A buffer layer 22, an n-type clad layer 23, an MQW layer 24, a p-type clad layer 25, an intermediate layer 26, and a part of a p-type contact layer 27 are grown on a substrate 21 using an MBE method.例文帳に追加

基板２１上にバッファ層２２,ｎ型クラッド層２３,ＭＱＷ層２４,ｐ型クラッド層２５,中間層２６,ｐ型コンタクト層２７の一部をＭＢＥ法で成長する。 - 特許庁

An n-type clad layer 2, n-type waveguide layer 3, n-type carrier block layer 4, an active layer 5, p-type carrier block layer 6, and p-type waveguide layer 7 are successively layered on an n type substrate 1.例文帳に追加

ｎ型基板１上に、ｎ型クラッド層２、ｎ型導波層３、ｎ型キャリアブロック層４、活性層５、ｐ型キャリアブロック層６、ｐ型導波層７が順次積層されている。 - 特許庁

In a semiconductor light emitting element having electrodes including a Pt layer adjacent an Au layer 14, a Ti layer 12 of 50 nm, a Pt-Mo layer 13 of 50 nm, an Au layer 14 of 300 nm are laminated on a P-GaAs cap layer 9.例文帳に追加

Au層に隣接したPt層を含む電極を備えた半導体発光素子において、P-GaAsキャップ層９上にTi層12を50nm、Pt-Mo層13を50nm、Au層14を300nmの厚さで順次積層して形成した。 - 特許庁

Then, an N-type epitaxial growth layer 15 is formed on the surface of the P-type substrate, and a P-type diffusion layer 16 is diffused and formed on the P-type first embedded diffusion layer and the P-type second embedded diffusion layer.例文帳に追加

次に、Ｐ型基板の表面上にＮ型エピタキシャル成長層１５を形成し、Ｐ型第一埋込み拡散層とＰ型第二埋込み拡散層との上にＰ型拡散層１６を拡散形成する。 - 特許庁

The p-GaAs cap layer 6 and the p-AlGaAs clad layer 5, and the p-GaAs cap layer 26 and the p-AlGaInP clad layer 25 have a chevrony shape when viewed from the cleavage plane.例文帳に追加

へき開面から見たｐ−ＧａＡｓキャップ層６及びｐ−ＡｌＧａＡｓクラッド層５の形状、並びにｐ−ＧａＡｓキャップ層２６及びｐ−ＡｌＧａＩｎＰクラッド層２５の形状は、山状にしてある。 - 特許庁

By disposing the P type buried diffusion layer 9 between the P type buried diffusion layer 8 and the P type diffusion layer 10, a lateral diffusion width W1 of the P type buried diffusion layer 8 is reduced.例文帳に追加

そして、Ｐ型の埋込拡散層８とＰ型の拡散層１０との間にＰ型の埋込拡散層９が配置されることで、Ｐ型の埋込拡散層８の横方向拡散幅Ｗ１が狭められる。 - 特許庁

p-TYPE LAYER FOR GROUP III NITRIDE LIGHT EMITTING DEVICE例文帳に追加

ＩＩＩ族窒化物発光デバイスのためのｐ型層 - 特許庁

In the p-type cladding layer 34, C is doped.例文帳に追加

ｐ型クラッド層３４には、Ｃがドーピングされている。 - 特許庁

The main surface of the p-GaN layer 1 is a c-face.例文帳に追加

ｐ−ＧａＮ層１の主面はｃ面である。 - 特許庁

A p-second clad layer 7 and a p-contact layer 8 are successively formed on the n-current block layer 6 and the p-first clad layer 5 within the opening part 20.例文帳に追加

ｎ−電流ブロック層６上およびストライプ状開口部２０内のｐ−第１クラッド層５上にはｐ−第２クラッド層７およびｐ−コンタクト層８が順に形成される。 - 特許庁

There are laminated on a p-type substrate 1 a p-type semiconductor layer 24, an n-type semiconductor layer 23, a p-type semiconductor layer 22, and an n-type semiconductor layer 21 to form a PNPN structure.例文帳に追加

ｐ型基板１上に、ｐ型半導体層２４，ｎ型半導体層２３，ｐ型半導体層２２，ｎ型半導体層２１が積層され、ＰＮＰＮ構造を形成している。 - 特許庁

A p-type layer 27 having a lower impurity concentration than a substrate p+ layer 26 using a high concentration p-type semiconductor substrate (e.g. silicon substrate) is formed on the substrate p+ layer 26 with n-type photoelectric conversion regions 14 provided at upper portions of the p-type layer 27.例文帳に追加

高濃度のＰ型の半導体基板（例えばシリコン基板）である基板Ｐ^+層２６上に、基板Ｐ^+層２６よりも不純物濃度が低いＰ型層２７を形成し、Ｐ型層２７の上側位置にＮ型光電変換領域１４を設ける。 - 特許庁

The light receiving element has a PIN structure having a p^+-layer 2, a p-type epitaxial growth layer 3 formed on the p^+-layer, an n-type epitaxial growth layer 4 formed on the p-type epitaxial growth layer 3, and an n^+-diffusion layer 5 formed on the n-type epitaxial growth layer 4.例文帳に追加

受光素子は、Ｐ^＋層２と、Ｐ^＋層上に形成されるＰ型エピタキシャル成長層３と、Ｐ型エピタキシャル成長層３上に形成されたＮ型エピタキシャル成長層４と、Ｎ型エピタキシャル成長層４上に形成されるＮ^＋拡散層５から構成されるＰＩＮ構造を有する。 - 特許庁

Since a gate electrode is composed of a P-type semiconductor layer and an N-type semiconductor layer, a depletion layer 13 occurs at the junction surface between the P-type semiconductor layer and the N-type semiconductor layer.例文帳に追加

ゲート電極はＰ型半導体層及びＮ型半導体層からなるので、Ｐ型半導体層とＮ型半導体層との接合面に、空乏層１３が生じる。 - 特許庁

The embedding layer 20 includes a low carrier concentration p type InP layer 26 (p type semiconductor layer) and an n type InP layer 24 (n type semiconductor layer) constituting pn junction 30.例文帳に追加

埋込層２０は、ｐｎ接合３０を構成する低キャリア濃度ｐ型ＩｎＰ層２６（ｐ型半導体層）とｎ型ＩｎＰ層２４（ｎ型半導体層）を有する。 - 特許庁

The photonic crystalline layer 13 is formed between the n-type cladding layer 12 and the p-type cladding layer 16 or in the n-type cladding layer 12 or the p-type cladding layer 16.例文帳に追加

フォトニック結晶層１３は、ｎ型クラッド層１２とｐ型クラッド層１６との間、ｎ型クラッド層１２中、またはｐ型クラッド層１６中のいずれかに形成される。 - 特許庁