「phase lock loop」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

LOCK DETECTING APPARATUS AND OPTICAL PHASE-LOCKED LOOP SYSTEM例文帳に追加

ロック検出装置及び光フェーズロックループシステム - 特許庁

LOCK DETECTOR CIRCUIT AND PHASE SYNCHRONOUS LOOP CIRCUIT例文帳に追加

ロック検出回路および位相同期ループ回路 - 特許庁

PHASE-LOCKED LOOP AND METHOD FOR DETECTING LOCK STATUS IN PHASE-LOCKED LOOP例文帳に追加

位相ロックループ及び位相ロックループにおいてロック状況を検出する方法 - 特許庁

The phase lock loop feedback route of the phase lock loop is closed by a copy clock signal outputted from a copy clock tree, so that the locked state of the phase lock loop is maintained.例文帳に追加

位相ロックループの位相ロックループフィードバック経路は、コピークロックツリーからのコピークロック信号によって閉じられ、これによって、位相ロックループはロックを維持する。 - 特許庁

IMPROVED LOCK DETECTION CIRCUIT FOR PHASE-LOCKED LOOP例文帳に追加

フェーズ・ロックド・ループのための改良されたロック検出回路 - 特許庁

The circuit can allow the phase locked loop to be brought quickly into lock.例文帳に追加

回路は、フェーズロックループをすばやくロック可能とする。 - 特許庁

PROGRAMMABLE FREQUENCY DIVIDER IN PHASE LOCK LOOP例文帳に追加

位相ロック・ループにおけるプログラム可能周波数分周器 - 特許庁

A closed loop delay line system (700) includes a phase lock loop, that provides a phase lock output signal (715).例文帳に追加

閉ループ遅延線システム（７００）はフェーズロック出力信号（７１５）を供給するフェーズロックループを有している。 - 特許庁

To provide a phase locked loop in which a phase drift of an output signal of a lock loop is reduced.例文帳に追加

同期ループの出力信号の位相偏流を低減した位相同期ループを提供する。 - 特許庁

PHASE LOCK LOOP DEVICE USED IN DIGITAL COMMUNICATION SYSTEM例文帳に追加

ディジタル通信システムにおいて用いられる位相ロック・ループ装置 - 特許庁

CIRCUIT FOR RESETTING PHASE-LOCKED LOOP AFTER LOSS OF LOCK例文帳に追加

ロックの喪失後にフェーズ・ロックド・ループをリセットするための回路 - 特許庁

DIGITAL PHASE CONTROL METHOD, DIGITAL PHASE CONTROL CIRCUIT AND DELAY LOCK LOOP例文帳に追加

デジタル位相制御方法及びデジタル位相制御回路並びに遅延ロックループ - 特許庁

The error signal is fed to a phase shifting input of a phase lock loop.例文帳に追加

この誤差信号は、位相同期ループの位相シフト入力に供給される。 - 特許庁

To provide a phase-locked loop integrated circuit, having fast phase-lock characteristics.例文帳に追加

速い位相ロック特性を有する位相同期ループ集積回路を提供する。 - 特許庁

SYSTEM AND METHOD FOR LOCK DETECTION OF PHASE-LOCKED LOOP CIRCUIT例文帳に追加

位相同期ループ回路のロック検出のためのシステム及び方法 - 特許庁

DEVICE AND METHOD FOR DETECTING DELAY TROUBLE FOR PHASE LOCK LOOP CIRCUIT例文帳に追加

フェーズロックループ回路の遅延故障検出装置及び方法 - 特許庁

FREQUENCY SYNTHESIZER, PHASE LOCK LOOP, AND CLOCK GENERATION METHOD例文帳に追加

周波数シンセサイザ及びフェーズロックループ、並びにクロック生成方法 - 特許庁

The pulse light transmission can be reconciled with the phase difference detection by the intervention of the phase lock loop.例文帳に追加

フェーズロックループの介在により、パルス送光と位相差検出とが両立する。 - 特許庁

A multiplication PLL (phase lock loop) 107 multiplies a reference clock to output a result of multiplication.例文帳に追加

逓倍ＰＬＬ１０７は、基準クロックを逓倍して出力する。 - 特許庁

SYSTEM AND METHOD FOR MAINTAINING LOCK OF PHASE LOCK LOOP FEEDBACK DURING STOP OF CLOCK例文帳に追加

クロックの停止中に位相ロック・ループ・フィードバックのロックを維持するためのシステム及び方法 - 特許庁

The phase-locked loop integrated circuit is also equipped with a charge pump and a phase lock accelerator.例文帳に追加

この位相同期ループ集積回路は、電荷ポンプ及び位相同期アクセレータを備える。 - 特許庁

To provide a phase lock loop (PLL) system having locking and tracking modes of operation.例文帳に追加

同期モードと追跡動作モードを有する位相同期ループ（ＰＬＬ）システム。 - 特許庁

ALL DIGITAL BUILT-IN SELF-INSPECTION CIRCUIT FOR PHASE LOCK LOOP AND INSPECTING METHOD例文帳に追加

位相ロック・ループ用全ディジタル内蔵自己検査回路および検査方法 - 特許庁

The method includes a step for closing the phase lock loop feedback route of a phase lock loop by a real clock signal outputted from a real clock tree.例文帳に追加

本発明の方法は、通常動作モード中に、リアルクロックツリーからのリアルクロック信号によって位相ロックループの位相ロックループフィードバック経路を閉じるステップを含む。 - 特許庁

The invention relates to a clock data reproduction circuit 50 of dual loop method which can switch between phase lock loop and frequency lock loop.例文帳に追加

本発明は、位相ロックループと周波数ロックループのうちのいずれか一方に切り替え可能なデュアルループ方式のクロックデータ再生回路５０に関する。 - 特許庁

DIGITAL PHASE LOCK LOOP CIRCUIT AND ITS CONTROL METHOD例文帳に追加

デジタル位相同期ループ回路及びこのデジタル位相同期ループ回路の制御方法 - 特許庁

A phase interpolator 76 interpolates a phase of a digitized signal based on a phase error signal fed back from an ITR-PLL (phase-lock loop) circuit 81.例文帳に追加

位相補間器７６は、ITR-PLL回路８１からフィードバックされる位相誤差信号に基づき、デジタル化された信号の位相を補間する。 - 特許庁

The present invention relates to a system and method for configuring a dividing ratio of a phase-locked loop (PLL) which does not require the phase-locked loop circuit to lock.例文帳に追加

位相同期ループ回路のロックを必要としない、位相同期ループ（ＰＬＬ）分周比を設定するためのシステムおよび方法。 - 特許庁

A direct digital synthesizer is operatively coupled to the input part of the phase lock loop, with the synthesizer configured to generate a low-frequency signal that is transmitted to the phase lock loop.例文帳に追加

直接デジタル合成器は位相ロックループの入力部に動作可能に結合され、合成器は位相ロックループに送出される低周波信号を生成する。 - 特許庁

To supply an output signal of an equalizing circuit to a phase lock loop of an A/D converter.例文帳に追加

等化回路の出力信号をＡ／Ｄ変換器のＰＬＬに供給する。 - 特許庁

When the second charge pump 14 is switched on, it forms a second phase lock loop.例文帳に追加

第２の電荷ポンプ１４が、オンに切り替えられると、第２の位相ロック・ループを形成する。 - 特許庁

To provide a delay locked loop (DLL) circuit which can lock a phase more speedily.例文帳に追加

位相同期をより迅速に行うことのできるディレイロックドループ（ＤＬＬ）回路を提供する。 - 特許庁

To provide a device and a method for detecting a delay trouble of a phase lock loop circuit.例文帳に追加

フェーズロックループ回路の遅延故障を検出する方法及び装置を提供する。 - 特許庁

To provide a phase lock loop in restoration of a wideband channel clock and a static phase error control method for the same.例文帳に追加

広帯域チャンネルクロック復元時の位相同期ループ及びその静止位相誤差制御方法を提供する。 - 特許庁

The phase lock loop converts the low-frequency signal to a high-frequency signal that is transmitted to the second input part of the processor, and the phase lock loop provides signal modulation that is synchronous with signal demodulation.例文帳に追加

位相ロックループは、低周波信号を、プロセッサの第２の入力部に送出される高周波信号に変換し、位相ロックループは信号復調と同期する信号変調を行う。 - 特許庁

To provide a phase detector for a PLL (phase-locked loop), minimizing a false lock between a frequency-division reference frequency signal and the signal from a loop frequency divider.例文帳に追加

分周基準周波数信号と、ループ分周器からの信号との虚偽ロックを最小限に抑えるPLLのための位相検出器を提供する。 - 特許庁

A delay lock loop circuit includes a phase change circuit, a delay line circuit and delay control circuit.例文帳に追加

遅延ロックループ回路は、位相変更回路と、遅延線回路と、遅延制御回路とを具備する。 - 特許庁

SIGNAL PROCESSING APPARATUS, NON-INTEGRAL FREQUENCY DIVIDER AND FRACTIONAL N-PHASE LOCK LOOP SYNTHESIZER USING THE SAME例文帳に追加

信号処理装置及び非整数分周器並びにこれを用いたフラクショナルＮ−ＰＬＬシンセサイザ - 特許庁

To provide a PLL(phase lock loop circuit) which is formed on a semiconductor chip and is highly accurate.例文帳に追加

半導体チップ上に形成した精度の高いＰＬＬ（フェーズロックループ回路）を提供する。 - 特許庁

To shorten the lock up time of a phase-locked loop at change of frequency, without having to switch loop constitution.例文帳に追加

ループ構成を切り替えることなく、周波数変更時における位相同期ループのロックアップタイムを短縮することを目的とする。 - 特許庁

To provide a phase-locked loop circuit that has a short lock time from a dead lock state restored to a locks state.例文帳に追加

デッドロック状態から復帰してロック状態となるまでの引き込み時間が短いフェーズロックドループ回路を提供すること。 - 特許庁

To detect a phase of an input clock signal with a high phase resolution using a sampling clock signal as a reference in a digital phase detector available for a phase lock loop.例文帳に追加

フェーズロックループで使用可能なデジタル位相検知器において、サンプリングクロック信号を基準として高い位相分解能で入力クロック信号の位相を検知する。 - 特許庁

A phase lock loop 130 has an output part operatively connected to a second input of the processor.例文帳に追加

位相ロックループ１３０は、プロセッサの第２の入力部に動作可能に接続される出力部を有する。 - 特許庁

A PLL circuit 60 is provided with a control loop 66 which performs the phase lock of a read EFM signal to generate a read clock, and a control loop 68 which performs the phase lock of an ATIP synchronous signal to generate a write clock.例文帳に追加

ＰＬＬ回路６０は、読込ＥＦＭ信号に位相ロックして読込クロックを生成する制御ループ６６と、ＡＴＩＰ同期信号に位相ロックして書込クロックを生成する制御ループ６８を備える。 - 特許庁

A phase lock loop is operated in a clock signal receiving part 15, and the clock signal of the frequency fclk is reproduced.例文帳に追加

クロック信号受信部１５では位相同期ループを動作させ、周波数ｆclk のクロック信号を再生する。 - 特許庁