例文 (19件) |
prefetch mechanismの部分一致の例文一覧と使い方
該当件数 : 19件
To realize a software controllable prefetch mechanism.例文帳に追加
ソフトウェアで制御可能なプリフェッチ機構を実現する。 - 特許庁
POWER EFFICIENT INSTRUCTION PREFETCH MECHANISM例文帳に追加
電力的に効率的な命令プリフェッチ機構 - 特許庁
COMPUTER SYSTEM PROVIDED WITH INSTRUCTION PREFETCH MECHANISM例文帳に追加
命令プリフェッチ機構を具備する計算機システム - 特許庁
A prefetch packet control mechanism 133 controls to transmit the created prefetch packet from a transfer control mechanism 13 in advance.例文帳に追加
プリフェッチパケット制御機構133はその作成されたプリフェッチパケットを転送制御機構13から事前に送信するよう制御する。 - 特許庁
MEMORY SYSTEM HAVING PREFETCH MECHANISM AND METHOD FOR OPERATING THE SYSTEM例文帳に追加
プリフェッチ機構を有するメモリシステム及びその動作方法 - 特許庁
The instruction executing unit 1 only sends the prefetch address to the prefetch mechanism to end processing of cache prefetch, then processing of the next instruction is started.例文帳に追加
命令実行ユニット1はプリフェッチアドレスをプリフェッチ機構6に渡すだけで、キャッシュプリフェッチの処理を終了して次の命令の処理を開始する。 - 特許庁
An instruction executing unit 1 reads a prefetch instruction from an instruction cache 2 and a prefetch object address is reported to a precfetch mechanism 6 and a data cache 3.例文帳に追加
命令実行ユニット1は、命令キャッシュ2からprefetch命令を読み出して、プリフェッチ対象アドレスがプリフェッチ機構6及びデータキャッシュ3に伝えられる。 - 特許庁
In the case of a cache error, the prefetch object address is temporarily stored in the prefetch mechanism 6 and the prefetch mechanism 6 reads data from an external memory through a bus interface 5 and stores the data in the data cache 3 independently of the operation of the instruction executing unit 1.例文帳に追加
キャッシュミスの場合はプリフェッチ対象アドレスを一時的にプリフェッチ機構6に蓄えておき、命令実行ユニット1の動作とは独立にプリフェッチ機構6がバスインターフェース5を通して外部メモリからデータを読み出してデータキャッシュ3にデータを格納する。 - 特許庁
To pipeline a prefetch mechanism that provides cache of depth tile in a 3D graphic processing.例文帳に追加
3Dグラフィックス処理において、深さタイルのキャッシュを供給するプリフェッチメカニズムをパイプライン化する。 - 特許庁
In the case of a cache hit, the prefetch mechanism 6 and the data cache 3 do not execute anything to end instruction processing.例文帳に追加
キャッシュヒットの場合はプリフェッチ機構6及びデータキャッシュ3は何もせず命令処理を終了する。 - 特許庁
When a plurality of commands are queued in the transfer command queue of the memory 11 of a transmitting node 1, a command look-ahead mechanism 131 executes look-ahead of commands, and a prefetch packet creation mechanism 132 forms a prefetch packet based on the result.例文帳に追加
送信側ノード1のメモリ11の転送コマンドキュー111内にコマンドが複数キューイングされている場合、コマンド先読み機構131はコマンドの先読みを実施し、プリフェッチパケット作成機構132はその結果を基にプリフェッチパケットを作成する。 - 特許庁
The constitution for the instruction prefetch can be actualized simply by a control mechanism by the address tag of a cache memory and a read/write pointer control mechanism by the counter of a FIFO buffer.例文帳に追加
上記命令プリフェッチのための構成は、キャッシュメモリのアドレスタグによる制御機構やFIFOバッファのカウンタによるリード・ライトポインタ制御機構よりも簡素に実現することが可能である。 - 特許庁
A prefetch mechanism can be stored in advance in cache predictively using a triangular geometric information in a previous pipeline step, thereby improving efficiency of memory bandwidth usage.例文帳に追加
プリフェッチメカニズムは、予測的で、前のパイプライン段階からの三角形幾何情報を用いて前記キャッシュに予め装填することができ、それによってメモリ帯域幅効率の向上を可能にすることができる。 - 特許庁
In a receiving node 2, the packet is rolled in a conversion table cache 241 by a prefetch packet roll-in mechanism 242 before arrival of a following data cell to prevent a mishit of the conversion table cache 241.例文帳に追加
受信側ノード2では後続データセルの到着前に、プリフェッチパケットロールイン機構242によって変換テーブルキャッシュ241にロールインさせ、変換テーブルキャッシュ241のミスヒットを防止する。 - 特許庁
This system includes a mechanism intended for the historical monitoring of memory use, the analysis of memory use, memory refresh by a high-value (for instance, high-usability) page, the efficiency of I/O prefetch and positive disc management.例文帳に追加
このシステムは、メモリ使用の履歴的の監視、メモリ使用の分析、高価値(例えば利用度が高い)のページによるメモリのリフレッシュ、I/Oプリフェッチの効率、および積極的なディスク管理を目的とする機構を含む。 - 特許庁
The mechanism functions so as to assign priority to the page by a relative value based on the information of a memory use condition to prefetch and/or keep a relatively useful page in the memory.例文帳に追加
メモリ使用状況の情報に基づいて、相対的な値によりページに優先順位を付け、より有用なページをメモリにプリフェッチおよび/または保持するように機構が機能する。 - 特許庁
To prevent the effect of a cache mechanism due to a prefetch instruction, from becoming invalid caused by accessing a system having a plurality of processors sharing a memory device by simultaneous access to the memory device, using a simple circuit configuration.例文帳に追加
メモリ装置を共有する複数プロセッサからなるシステムで、プリフェッチ命令によるキャッシュ機構の効果が、メモリ装置への競合アクセスに起因して無効となることを、簡単な回路構成で防止すること。 - 特許庁
例文 (19件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |