1016万例文収録!

「second lines」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > second linesに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

second linesの部分一致の例文一覧と使い方

該当件数 : 2076



例文

The corresponding lines differ, and only the second line is incomplete. 例文帳に追加

対応する行が異なる。 - JM

The second and fourth wiring lines are less in width and thickness than the first and third wiring lines.例文帳に追加

第2、第4配線の幅と厚さは第1、第3配線よりも小さい。 - 特許庁

The plurality of wiring lines include a plurality of first wiring lines 25 and second wiring lines 26 larger in line width than the first wiring lines 25.例文帳に追加

複数の配線は、複数の第1配線25と、第1配線25の線幅より幅広の第2配線26とを含む。 - 特許庁

The wiring board 40 includes a plurality of distribution lines (first distribution lines) 23a formed on a top face of a core layer and dummy distribution lines (second distribution lines) 23d.例文帳に追加

配線基板40は、コア層の上面に形成された複数の配線(第1配線)23a、ダミー配線(第2配線)23dを有している。 - 特許庁

例文

A first and a second layer switches 16 and 17 are first and second layer 2 switches, communication lines 18-21 are TDM lines or analog lines, and a communication line 22 is TDM line.例文帳に追加

16,17は第一,二のレイヤ2スイッチ、18〜21はTDM回線あるいはアナログ回線、22はTDM回線である。 - 特許庁


例文

The input device is further equipped with a second key matrix, one or more second scanning lines, one or more second feedback lines and one or more second keys.例文帳に追加

第2キー行列、1本以上の第2走査線、1本以上の第2帰還線、1本以上の第2キーを設ける。 - 特許庁

Formats lines just from the second file. 例文帳に追加

2 番目のファイルからの行だけを整形する。 - JM

the hunk contains lines 11 through 13 from the second file. 例文帳に追加

11〜13 行目からとってきたものであることを示す。 - JM

The first and second virtual straight lines 7, 9 intersect.例文帳に追加

第一及び第二の仮想直線7,9は交差する。 - 特許庁

例文

The second decoder activates bit lines on the basis of the second address.例文帳に追加

第2デコーダは、第2アドレスに基づいてビット線を活性化する。 - 特許庁

例文

The second back side folding back part is folded back along the second folding lines 22 and 22.例文帳に追加

第2背側折返部を第2折曲線22,22に沿って折り返す。 - 特許庁

A second electrode 54b is mounted between the second and third writing lines.例文帳に追加

第2電極54bは、第2、第3書き込み線間に設けられる。 - 特許庁

The first metal layer includes scan lines and gates, and the second metal layer includes data lines and sources/drains.例文帳に追加

第一金属層は走査線とゲートを有し、第二金属層はデータ線とソース/ドレインを有する。 - 特許庁

The first selection lines and the second selection lines are disposed in mutually opposite directions based upon the selection terminals.例文帳に追加

第1選択ラインと第2選択ラインは、選択ターミナルを基準に互いに逆方向に配される。 - 特許庁

A plurality of first (and second) sub-word lines are provided so as to correspond to main word lines.例文帳に追加

複数の第1(及び第2)サブワード線は、メインワード線に対応して設けられる。 - 特許庁

The first wiring lines 32A and the second wiring lines 32B extend in directions crossing each other.例文帳に追加

第1の配線32Aと第2の配線32Bとは互いに交差する方向に延びている。 - 特許庁

To provide a system for connecting a plurality of first signal lines to a plurality of second signal lines.例文帳に追加

第1の複数の信号線を第2の複数の信号線に接続するシステムを提供する。 - 特許庁

The touch panel 10 is formed with first auxiliary lines 24 and second auxiliary lines 26.例文帳に追加

タッチパネル10は、第1補助線24と第2補助線26を設けている。 - 特許庁

Further, respective signal lines from first RF transmission lines 14 to second output lines 27 of second RF transmission lines 26 via second RF amplifiers 6 are also set at nearly equal path lengths.例文帳に追加

また、第1RF伝送線路14から第2RF増幅回路6を通って第2RF伝送線路26の第2出力線路27に至る信号線路も、略同じ長さに設定されている。 - 特許庁

The second microprocessor outputs scanning signals to the second scanning lines and receives feedback signals of the second feedback lines.例文帳に追加

第2マイクロプロセッサーは、走査信号を第2走査線に出力し、第2帰還線の帰還信号を受信する。 - 特許庁

A second microprocessor is electrically connected to the second scanning lines, the second feedback lines and the first microprocessor.例文帳に追加

第2マイクロプロセッサー、第2走査線、第2帰還線及び第1マイクロプロセッサーと電気接続する。 - 特許庁

Pixels 116 are arranged corresponding to intersections of scanning lines 311 and columns of first data lines 211 and second data lines 212.例文帳に追加

画素116は、走査線311と、第1データ線211および第2データ線212の列との交差に対応して設けられる。 - 特許庁

This dynamic random access memory(DRAM) has a pair of bit lines provided with first bit lines and second bit lines.例文帳に追加

本発明のダイナミックランダムアクセスメモリ (DRAM)は第一ビット線と第二ビット線とを具備するビット線対を有している。 - 特許庁

The first memory cell block includes a plurality of first wiring lines LL1 and a plurality of second wiring lines LL2 provided between the first wiring lines respectively.例文帳に追加

第1メモリセルブロックは、複数の第1配線LL1と、第1配線どうしのそれぞれ間に設けられた複数の第2配線LL2と、を有する。 - 特許庁

The second set of data lines are additional internal read/write lines used in addition to the normal set of data lines.例文帳に追加

第2の組のデータラインは、通常の組のデータラインに加えて使用される追加の内部読出/書込ラインである。 - 特許庁

The data lines D1 to D3 and the dummy data lines DD1, DD2 are arrayed in a first direction and the scan lines S1 to S4 are arrayed in a second direction different from the first direction.例文帳に追加

データラインとダミーデータラインは第1方向に配列され、スキャンラインは第1方向と異なる第2方向に配列される。 - 特許庁

Pixels 120 are provided corresponding to intersection of scanning lines 311 and pairs of first data lines 211 and second data lines 212.例文帳に追加

画素120は、走査線311と、第1データ線211および第2データ線212の対との交差に対応して設けられる。 - 特許庁

The second set of data lines are additional internal read and write lines used in addition to a normal set of data lines.例文帳に追加

第2の組のデータラインは、通常の組のデータラインに加えて使用される追加の内部読出/書込ラインである。 - 特許庁

The plasma display device includes a plurality of scan lines including first and second display lines, a plurality of address lines crossing the plurality of scan lines, and pluralities of first and second discharge cells respectively defined by the plurality of first display lines and the plurality of address lines and by the plurality of second display lines and the plurality of address lines.例文帳に追加

前記装置は、第1及び第2表示ラインを各々含む複数の走査ライン、複数の走査ラインと交差する方向に形成されている複数のアドレスライン、複数の第1表示ラインと複数のアドレスラインにより、各々形成される複数の第1放電セル及び複数の第2表示ラインと複数のアドレスラインにより、各々形成される複数の第2放電セルを含む。 - 特許庁

The first memory cells are arranged at the intersection points at which a plurality of first word lines cross a plurality of first bit lines which cross the plurality of first word lines, and the second memory cells are arranged at the intersection points at which second word lines arranged in parallel to the first word lines cross the plurality of the first bit lines.例文帳に追加

第1メモリセルは複数の第1ワード線と、複数の第1ワード線と交差する複数の第1ビット線の交点に配置され、第2メモリセルは第1ワード線と平行して配置される第2ワード線と複数の第1ビット線との交点に配置される。 - 特許庁

Data lines S2 in data lines (first signal wiring lines) S1, S2 and scanning lines (second signal wiring lines) G0 to G8 are wired in a nonlinear pattern, based on the outer shape of the display panel.例文帳に追加

さらに、データ線(第1の信号配線)S1、S2及び走査線(第2の信号配線)G0〜G8のうち、データ線S2を、上記表示パネルの外形形状に基づいて、非直線状に配線する。 - 特許庁

An active matrix substrate 10 includes: a plurality of first lines 14; a plurality of second lines 15 intersecting the first lines 14 via an insulating film; and a second area 12 formed outside a first area 11 being the area where the first lines 14 and the second lines 15 intersect each other.例文帳に追加

アクティブマトリクス基板10は、複数の第1配線14と、第1配線14に絶縁膜を介して交差する複数の第2配線15と、第1配線14及び第2配線15が互いに交差している領域である第1領域11の外側に形成された第2領域12とを備えている。 - 特許庁

The electrooptical device includes: a plurality of first lines 3a and a plurality of second lines 3b for supplying signals to a plurality of pixels; a first short circuit line 34 for short-circuiting the plurality of first lines 3a; and second short circuit lines 31, 32 for short-circuiting the plurality of second lines 3b.例文帳に追加

本発明の電気光学装置は、複数の画素に信号を供給する複数の第1の配線3a及び複数の第2の配線3bと、前記複数の第1の配線3aを短絡する第1の短絡配線34と、前記複数の第2の配線3bを短絡する第2の短絡配線31,32と、を有する。 - 特許庁

The nonvolatile semiconductor memory device includes: a plurality of first wiring lines and a plurality of second wiring lines which cross each other; and a plurality of memory cells disposed at respective intersections of the first wiring lines and second wiring lines.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第1配線および複数の第2配線と、前記第1配線と前記第2配線との各交差部に配置された複数のメモリセルとを具備する。 - 特許庁

The second memory cell block includes: a plurality of third wiring lines LL3 provided on extensions of the first wiring lines; and a plurality of fourth wiring lines LL4 provided on extensions of the second wiring lines.例文帳に追加

第2メモリセルブロックは、第1配線の延長線上に設けられた複数の第3配線LL3と、第2配線の延長線上に設けられた複数の第4配線LL4と、を有する。 - 特許庁

The first auxiliary lines 24 are formed between the first electrodes 14, and the second auxiliary lines 26 are formed between the second electrodes 16.例文帳に追加

第1補助線24は、第1電極14同士の間に形成され、第2補助線26は、第2電極16同士の間に形成される。 - 特許庁

The precharge circuit 8 is connected to the first and second bit lines BT and BN and precharges the first and second bit lines BT and BN to a ground potential.例文帳に追加

プリチャージ回路8は、第1、第2ビット線BT、BNに接続され、第1、第2ビット線BT、BNを接地電位にプリチャージする。 - 特許庁

Signals from pixels of the pixel rows of the first group are output to the first column readout lines, and signals from pixels of the pixel rows of the second group are output to the second column readout lines.例文帳に追加

第1グループの画素行の画素の信号は第1列読出線、第2グループの画素行の画素信号は、第2列読出線に出力される。 - 特許庁

Two first cutting lines 8 extend from the first projecting piece 6, and two second cutting lines 9 extend from the second projecting piece 7.例文帳に追加

第1突出片6からは2つの第1切込線8が伸延し、第2突出片7から2つの第2切込線9が伸延している。 - 特許庁

The array substrate includes a base substrate 100, a plurality of pixel electrodes, a plurality of first conductive lines (gate lines 110), a plurality of second conductive lines (data lines 140), and semiconductor patterns 130 interposed between the first conductive lines and the second conductive lines at crossing parts of the first and second conductive lines.例文帳に追加

ベース基板100、多数の画素電極、多数の第1導電配線(ゲート線110)、多数の第2導電配線(データ線140)、第1導電配線と第2導電配線の交差部において第1導電配線と第2導電配線の間に介在される半導体パターン130を含むことを特徴とする。 - 特許庁

These line groups are hunks containing only lines from the second file. 例文帳に追加

これらの行グループは 2 番目のファイルだけにある行からなる hunk である。 - JM

A dual access DRAM includes first and second sets of data lines.例文帳に追加

デュアルアクセスDRAMは、第1および第2の組のデータラインを含む。 - 特許庁

Also, shared bit lines are coupled to a second level shifter.例文帳に追加

また共同ビットラインは第2レベルシフターにカップリングする。 - 特許庁

In a second layer of the wiring layer, global bit lines 22 are formed.例文帳に追加

配線層の第2層には、グローバルビット線22が形成されている。 - 特許庁

The second guide grooves may be arranged in a plurality (two or more) of lines.例文帳に追加

前記第2のガイド溝を2列以上の複数列としてもよい。 - 特許庁

Main word lines MWL10, MWL11 are arranged at a second row.例文帳に追加

第2の行には、メインワード線MWL10,MWL11が配置される。 - 特許庁

Terminals P1 and P2 are connected to one ends of first and second lines respectively.例文帳に追加

第1、第2の線路のそれぞれの一端には端子P1、P2が接続される。 - 特許庁

The complementary bit line includes first and second bit lines BLT and BLB.例文帳に追加

相補ビット線は、第1ビット線BLTと第2ビット線BLBからなる。 - 特許庁

First and second data transmission/reception parts 7 and 8 are connected to transmission lines 1 and 2.例文帳に追加

伝送路1,2に第1,第2データ送受信部7,8が接続される。 - 特許庁

例文

Among a plurality of second signal lines SL11B-SLn3b, second signal lines except the three second signal lines, to which the reference potential is supplied, are electrically shut off from the power source.例文帳に追加

そして、複数の第2信号線SL11B〜SLn3bのうち、基準電位を供給する3本の第2信号線を除いた第2信号線を電源と電気的に遮断する。 - 特許庁

索引トップ用語の索引



  
Copyright © Japan Patent office. All Rights Reserved.
  
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
  
Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill.
The contents of this document are licensed under the GNU Free Documentation License.
Copyright (C) 1999 JM Project All rights reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2024 GRAS Group, Inc.RSS