「second lines」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The second microprocessor outputs scanning signals to the second scanning lines and receives feedback signals of the second feedback lines.例文帳に追加

第２マイクロプロセッサーは、走査信号を第２走査線に出力し、第２帰還線の帰還信号を受信する。 - 特許庁

A second electrode 54b is mounted between the second and third writing lines.例文帳に追加

第２電極５４ｂは、第２、第３書き込み線間に設けられる。 - 特許庁

The second back side folding back part is folded back along the second folding lines 22 and 22.例文帳に追加

第２背側折返部を第２折曲線22，22に沿って折り返す。 - 特許庁

The plurality of wiring lines include a plurality of first wiring lines 25 and second wiring lines 26 larger in line width than the first wiring lines 25.例文帳に追加

複数の配線は、複数の第１配線２５と、第１配線２５の線幅より幅広の第２配線２６とを含む。 - 特許庁

The second and fourth wiring lines are less in width and thickness than the first and third wiring lines.例文帳に追加

第２、第４配線の幅と厚さは第１、第３配線よりも小さい。 - 特許庁

The touch panel 10 is formed with first auxiliary lines 24 and second auxiliary lines 26.例文帳に追加

タッチパネル１０は、第１補助線２４と第２補助線２６を設けている。 - 特許庁

A first and a second layer switches 16 and 17 are first and second layer 2 switches, communication lines 18-21 are TDM lines or analog lines, and a communication line 22 is TDM line.例文帳に追加

１６，１７は第一，二のレイヤ２スイッチ、１８〜２１はＴＤＭ回線あるいはアナログ回線、２２はＴＤＭ回線である。 - 特許庁

the hunk contains lines 11 through 13 from the second file. 例文帳に追加

11〜13 行目からとってきたものであることを示す。 - JM

A plurality of first (and second) sub-word lines are provided so as to correspond to main word lines.例文帳に追加

複数の第１（及び第２）サブワード線は、メインワード線に対応して設けられる。 - 特許庁

The second set of data lines are additional internal read/write lines used in addition to the normal set of data lines.例文帳に追加

第２の組のデータラインは、通常の組のデータラインに加えて使用される追加の内部読出／書込ラインである。 - 特許庁

The second set of data lines are additional internal read and write lines used in addition to a normal set of data lines.例文帳に追加

第２の組のデータラインは、通常の組のデータラインに加えて使用される追加の内部読出／書込ラインである。 - 特許庁

Further, respective signal lines from first RF transmission lines 14 to second output lines 27 of second RF transmission lines 26 via second RF amplifiers 6 are also set at nearly equal path lengths.例文帳に追加

また、第１ＲＦ伝送線路１４から第２ＲＦ増幅回路６を通って第２ＲＦ伝送線路２６の第２出力線路２７に至る信号線路も、略同じ長さに設定されている。 - 特許庁

The first and second virtual straight lines 7, 9 intersect.例文帳に追加

第一及び第二の仮想直線７，９は交差する。 - 特許庁

Also, shared bit lines are coupled to a second level shifter.例文帳に追加

また共同ビットラインは第２レベルシフターにカップリングする。 - 特許庁

This dynamic random access memory(DRAM) has a pair of bit lines provided with first bit lines and second bit lines.例文帳に追加

本発明のダイナミックランダムアクセスメモリ (ＤＲＡＭ)は第一ビット線と第二ビット線とを具備するビット線対を有している。 - 特許庁

The wiring board 40 includes a plurality of distribution lines (first distribution lines) 23a formed on a top face of a core layer and dummy distribution lines (second distribution lines) 23d.例文帳に追加

配線基板４０は、コア層の上面に形成された複数の配線（第１配線）２３ａ、ダミー配線（第２配線）２３ｄを有している。 - 特許庁

The array substrate includes a base substrate 100, a plurality of pixel electrodes, a plurality of first conductive lines (gate lines 110), a plurality of second conductive lines (data lines 140), and semiconductor patterns 130 interposed between the first conductive lines and the second conductive lines at crossing parts of the first and second conductive lines.例文帳に追加

ベース基板１００、多数の画素電極、多数の第１導電配線（ゲート線１１０）、多数の第２導電配線（データ線１４０）、第１導電配線と第２導電配線の交差部において第１導電配線と第２導電配線の間に介在される半導体パターン１３０を含むことを特徴とする。 - 特許庁

Among a plurality of second signal lines SL11B-SLn3b, second signal lines except the three second signal lines, to which the reference potential is supplied, are electrically shut off from the power source.例文帳に追加

そして、複数の第２信号線ＳＬ１１Ｂ〜ＳＬｎ３ｂのうち、基準電位を供給する３本の第２信号線を除いた第２信号線を電源と電気的に遮断する。 - 特許庁

The second cutting edge 6 is composed of ridge lines of a rake face 5 and the second face 43.例文帳に追加

二番切刃６は、掬い面５と二番面４３との稜線で構成される。 - 特許庁

The first metal layer includes scan lines and gates, and the second metal layer includes data lines and sources/drains.例文帳に追加

第一金属層は走査線とゲートを有し、第二金属層はデータ線とソース／ドレインを有する。 - 特許庁

The first wiring lines 32A and the second wiring lines 32B extend in directions crossing each other.例文帳に追加

第１の配線３２Ａと第２の配線３２Ｂとは互いに交差する方向に延びている。 - 特許庁

To provide a system for connecting a plurality of first signal lines to a plurality of second signal lines.例文帳に追加

第１の複数の信号線を第２の複数の信号線に接続するシステムを提供する。 - 特許庁

Pixels 116 are arranged corresponding to intersections of scanning lines 311 and columns of first data lines 211 and second data lines 212.例文帳に追加

画素１１６は、走査線３１１と、第１データ線２１１および第２データ線２１２の列との交差に対応して設けられる。 - 特許庁

Pixels 120 are provided corresponding to intersection of scanning lines 311 and pairs of first data lines 211 and second data lines 212.例文帳に追加

画素１２０は、走査線３１１と、第１データ線２１１および第２データ線２１２の対との交差に対応して設けられる。 - 特許庁

A dual access DRAM includes first and second sets of data lines.例文帳に追加

デュアルアクセスＤＲＡＭは、第１および第２の組のデータラインを含む。 - 特許庁

Would you like to be pulled back from the front lines, second lieutenant kaizuka?例文帳に追加

界塚少尉は前線から退きたいと考えていますか - 映画・海外ドラマ英語字幕翻訳辞書

Second data buses I/01, I/02 have a plurality of pairs of second data lines.例文帳に追加

第２のデータバスI/O1, I/O2は、列方向に配置された複数の第２のデータ線対を有している。 - 特許庁

A plurality of second lines 16 are connected with a common second electrode pad 15.例文帳に追加

複数の第２の配線１６は、共通の第２の電極パッド１５と接続されている。 - 特許庁

The second memory cell block includes: a plurality of third wiring lines LL3 provided on extensions of the first wiring lines; and a plurality of fourth wiring lines LL4 provided on extensions of the second wiring lines.例文帳に追加

第２メモリセルブロックは、第１配線の延長線上に設けられた複数の第３配線ＬＬ３と、第２配線の延長線上に設けられた複数の第４配線ＬＬ４と、を有する。 - 特許庁

A plurality of second bit lines 2BL are provided in a manner that each of the plurality of the second bit lines 2BL overlaps with the lower electrode 21 that is connected to the node contact electrode NC disposed on each side of the first bit lines 1BL.例文帳に追加

複数の第２ビット線２ＢＬの各々は、第１ビット線１ＢＬの両側のノードコンタクト電極ＮＣに接続された下部電極２１に重なっている。 - 特許庁

The second memory cell string includes a plurality of second word lines that cross the active region between a second ground selection line and a second string selection line and the same first arrangement interval is provided between adjoining lines in the plurality of the second word lines.例文帳に追加

第２メモリーセルストリングは、第２接地選択ライン及び第２ストリング選択ラインの間の活性領域を横切る複数の第２ワードラインを含み、同じ第１配置間隔が複数の第２ワードラインの中の隣り合うラインの間に提供される。 - 特許庁

The data lines D1 to D3 and the dummy data lines DD1, DD2 are arrayed in a first direction and the scan lines S1 to S4 are arrayed in a second direction different from the first direction.例文帳に追加

データラインとダミーデータラインは第１方向に配列され、スキャンラインは第１方向と異なる第２方向に配列される。 - 特許庁

Scanning lines provided on a display panel part 12 are divided into two kinds of scanning lines consisting of first scanning lines Y1 to Y728 and second scanning lines Z1 to Z728.例文帳に追加

表示パネル部１２上に備えられた走査線を第１の走査線Ｙ１〜Ｙ７２８と第２の走査線Ｚ１〜Ｚ７２８とから構成される２種類の走査線に分けた。 - 特許庁

Video signal lines 311 are extended to two-system video signal lines comprising first video signal lines (R1, G1, B1) and second video signal lines (R2, G2, B2).例文帳に追加

ビデオ信号ライン３１１を第１のビデオ信号ライン（Ｒ１、Ｇ１、Ｂ１）と第２のビデオ信号ライン（Ｒ２、Ｇ２、Ｂ２）を有する２系統のビデオ信号ラインに拡張している。 - 特許庁

The plasma display device includes a plurality of scan lines including first and second display lines, a plurality of address lines crossing the plurality of scan lines, and pluralities of first and second discharge cells respectively defined by the plurality of first display lines and the plurality of address lines and by the plurality of second display lines and the plurality of address lines.例文帳に追加

前記装置は、第１及び第２表示ラインを各々含む複数の走査ライン、複数の走査ラインと交差する方向に形成されている複数のアドレスライン、複数の第１表示ラインと複数のアドレスラインにより、各々形成される複数の第１放電セル及び複数の第２表示ラインと複数のアドレスラインにより、各々形成される複数の第２放電セルを含む。 - 特許庁

Data lines S2 in data lines (first signal wiring lines) S1, S2 and scanning lines (second signal wiring lines) G0 to G8 are wired in a nonlinear pattern, based on the outer shape of the display panel.例文帳に追加

さらに、データ線（第１の信号配線）Ｓ１、Ｓ２及び走査線（第２の信号配線）Ｇ０〜Ｇ８のうち、データ線Ｓ２を、上記表示パネルの外形形状に基づいて、非直線状に配線する。 - 特許庁

A semiconductor memory device is characterized in that it comprises first bit lines, a transfer gate, second bit lines connected to the first bit lines through the transfer gate, a sense amplifier connected to the second bit lines, a first pre-charge circuit pre-charging the first bit lines, and a second pre-charge circuit pre-charging the second bit lines.例文帳に追加

半導体記憶装置は、メモリセルにトランジスタを介して接続される第１のビット線と、転送ゲートと、第１のビット線に転送ゲートを介して接続される第２のビット線と、第２のビット線に接続されるセンスアンプと、第１のビット線をプリチャージする第１のプリチャージ回路と、第２のビット線をプリチャージする第２のプリチャージ回路を含むことを特徴とする。 - 特許庁

By a designated switching means, this device precharges a pair of local data lines connected to a pair of bit lines, a pair of a first and a second global data lines connected to the pair of local data lines, and the pair of the first global data lines to a first voltage level, and precharges the pair of the second global data lines to a second voltage level.例文帳に追加

この装置は、所定のスイッチング手段によって、ビットライン対に接続されたローカルデータライン対、ローカルデータライン対に接続された第１及び第２のグローバルデータライン対、第１のグローバルデータライン対を第１の電圧レベルにプリチャージし、第２のグローバルデータライン対を第２の電圧レベルにプリチャージする。 - 特許庁

The first selection lines and the second selection lines are disposed in mutually opposite directions based upon the selection terminals.例文帳に追加

第１選択ラインと第２選択ラインは、選択ターミナルを基準に互いに逆方向に配される。 - 特許庁

The first amplifier circuit is coupled with a plurality of corresponding second bit lines and the second bit lines are coupled with a plurality of corresponding second amplifier circuits, and the second amplifier circuits are coupled with a bus.例文帳に追加

また、第１増幅回路は対応する複数の第２ビット線に結合され、第２ビット線は対応する複数の第２増幅回路に結合され、第２増幅回路はバスに結合される。 - 特許庁

The precharge circuit 8 is connected to the first and second bit lines BT and BN and precharges the first and second bit lines BT and BN to a ground potential.例文帳に追加

プリチャージ回路８は、第１、第２ビット線ＢＴ、ＢＮに接続され、第１、第２ビット線ＢＴ、ＢＮを接地電位にプリチャージする。 - 特許庁

In a second layer of the wiring layer, global bit lines 22 are formed.例文帳に追加

配線層の第２層には、グローバルビット線２２が形成されている。 - 特許庁

The second guide grooves may be arranged in a plurality (two or more) of lines.例文帳に追加

前記第２のガイド溝を２列以上の複数列としてもよい。 - 特許庁

The first memory cells are arranged at the intersection points at which a plurality of first word lines cross a plurality of first bit lines which cross the plurality of first word lines, and the second memory cells are arranged at the intersection points at which second word lines arranged in parallel to the first word lines cross the plurality of the first bit lines.例文帳に追加

第１メモリセルは複数の第１ワード線と、複数の第１ワード線と交差する複数の第１ビット線の交点に配置され、第２メモリセルは第１ワード線と平行して配置される第２ワード線と複数の第１ビット線との交点に配置される。 - 特許庁

The nonvolatile semiconductor memory device includes: a plurality of first wiring lines and a plurality of second wiring lines which cross each other; and a plurality of memory cells disposed at respective intersections of the first wiring lines and second wiring lines.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第１配線および複数の第２配線と、前記第１配線と前記第２配線との各交差部に配置された複数のメモリセルとを具備する。 - 特許庁