| 例文 |
second linesの部分一致の例文一覧と使い方
該当件数 : 2088件
In a layout region used for second elements, a second fixed potential line connecting a pair of second fixed potential lines contained respectively in a pair of groups of high-potential-side fixed potential lines that form the layout region is wired between a pair of third fixed potential lines that form the layout region.例文帳に追加
第2素子用の配置領域では、その配置領域を形成する一対の第3固定電位線間に、その配置領域を形成する一対の高電位側固定電位線群にそれぞれ含まれる、一対の第2固定電位線間が結ばれて第2固定電位線が配線されている。 - 特許庁
The cutting lines 21 comprise line segment-like first cutting lines 212 along a center line in the vertical direction of the wire protecting member 2, and five line segment-like second cutting lines 211 perpendicular to the first cutting lines 212 and having middle points on the first cutting lines 212.例文帳に追加
切断線21は、配線保護部材2の上下方向の中心線に沿った線分状の第1の切断線212と、第1の切断線212と直交し、第1の切断線212上に中点を有する線分状の5本の第2の切断線211とを有する。 - 特許庁
A control lines group includes a plurality of first common lines (e.g. bit lines BLs) connecting sides of one end in common to the row and column directions and a plurality of second common lines (e.g. source lines SLs) similarly connecting sides of other end in common with respect to a plurality of magnetic memory elements.例文帳に追加
制御線群は、複数の磁気メモリ素子に対し、一端側を行方向および列方向に共通接続する複数の第1共通線(例えばビット線BL)と、他端側を同様に共通接続する複数の第2共通線(例えばソース線SL)を含む。 - 特許庁
The common electrode layer has a second main slit, and a part near the scan lines of the second main slit has a bend part.例文帳に追加
共通電極層は第2の主スリットを有しており、第2の主スリットの走査線に近い部分は屈曲部を有している。 - 特許庁
The second drive circuit 12 has a second sequential circuit and gives scan signals to a plurality of scan lines s of even rows in turn.例文帳に追加
第2駆動回路12は、第2順序回路を有し、偶数行の複数の走査線sに走査信号を順番に与える。 - 特許庁
A second buffer of a second driver circuit is operated synchronizing with the first buffer and generates voltages supplied to first substrate lines respectively.例文帳に追加
2ドライバ回路の第2バッファは、第1バッファに同期して動作し、第1基板線に供給する電圧をそれぞれ生成する。 - 特許庁
The ferroelectric memory device is provided with; first and second bit lines to which a plurality of memory cells are connected; a sense amplifier connected to the first and the second bit lines; and a switch which disconnects at least one of the first and the second bit lines from the sense amplifier when the first and the second bit lines are in a short circuit state.例文帳に追加
複数のメモリセルが接続された第1のビット線及び第2のビット線と、第1のビット線及び第2のビット線に接続されたセンスアンプと、第1のビット線と第2のビット線が短絡状態にあるときに、第1のビット線及び第2のビット線の少なくとも一方をセンスアンプから切り離すスイッチと、を備えたことを特徴とする強誘電体メモリ装置。 - 特許庁
A nonvolatile semiconductor memory device has: a plurality of first wiring lines; a plurality of second wiring lines that intersects with the first wiring lines; and a memory cell array having a plurality of memory cells that comprises variable resistive elements for storing electrically re-writable resistance values, which are arranged at each intersection between the first wiring lines and the second wiring lines, in a nonvolatile manner as data.例文帳に追加
不揮発性半導体記憶装置は、複数の第1の配線、第1の配線に交差する複数の第2の配線、並びに第1及び第2の配線の各交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子からなる複数のメモリセルを有するメモリセルアレイを有する。 - 特許庁
A controlling part 326 specifies a first mode or a second mode on respective lines constituting an image.例文帳に追加
制御部326は、画像を構成する各ラインについて第1モードまたは第2モードを指定する。 - 特許庁
The first switch switches electrical connection between one ends of the first and second lines.例文帳に追加
前記第1スイッチは前記第1および第2線路の前記一端間の電気的接続を切り替える。 - 特許庁
The first and the second wiring parts 53a and 53b are made of different conduction lines.例文帳に追加
更に、第1の配線部53aと第2の配線部53bを異なる導通線で構成する。 - 特許庁
Data lines 44 are formed by electroplating on the second metal layer 42 of the source electrode.例文帳に追加
また、前記ソース電極の第2金属層42上にデータライン44を電気鍍金法で形成する。 - 特許庁
The reference cell RC is disposed at the tail end of the first and second power lines 3 and 4.例文帳に追加
リファレンスセルRCは、第1の電源線3及び第2の電源線4の終端に配置される。 - 特許庁
A matrix selection means 7c to which N pieces of second conductive lines n1, n2, n3 and n4 are connected is installed.例文帳に追加
マトリクス選択手段7cは、N個の第2の共通導電ラインn1,n2,n3,n4が接続される。 - 特許庁
A converted line memory 141 holds the output signals of the second order filter unit 140 in units of lines.例文帳に追加
変換ラインメモリ141は2次元フィルタ部140の出力信号をライン単位で保持する。 - 特許庁
Second and third branch pipe lines 30 and 31 are provided to the downstream side of the first branch pipe line 29.例文帳に追加
第一分岐管路29の下流側に第二及び第三分岐管路30、31を設ける。 - 特許庁
Each of the first and second read lines RWL1(j), RWL2(j) is connected to memory cells in a corresponding one of sets.例文帳に追加
第1および第2の読出用ワード線RWL1(j),RWL2(j)の各々は、対応の組のメモリセルと接続する。 - 特許庁
To solve a problem that conductive residue is manufactured at the time of machining the gate electrode of second layer to cause short circuit between word lines.例文帳に追加
2層目のゲート電極加工時に導電性残渣が発生し、ワード線間をショートさせる。 - 特許庁
First write-in lines 2 include first extendedly provided sections 2a, second extendedly provided sections 2Aa and first connection sections 2b.例文帳に追加
第1書き込み線2は、第1延在部2a、第2延在部2b、第1接続部2bを含む。 - 特許庁
Raster image data in a predetermined number of lines is developed alternately to a first image buffer and a second image buffer.例文帳に追加
第1イメージバッファと第2イメージバッファに所定ライン数のラスタイメージデータを交互に展開する。 - 特許庁
A nonvolatile semiconductor memory device comprises: a first region; a second region; and a plurality of word lines.例文帳に追加
不揮発性半導体記憶装置は、第1領域、第2領域、及び複数のワード線を備える。 - 特許庁
Also, A second data write current is supplied to one of a plurality of bit lines during the test time.例文帳に追加
また、テスト時に複数のビット線のうちの1本に第2のデータ書込電流を供給する。 - 特許庁
Then the second mother substrate 12 is diced along two parallel dicing lines 14a, 14b.例文帳に追加
次に、第2マザー基板12を、平行な2つのダイシングライン14a,14bに沿ってダイシングする。 - 特許庁
Second pixel electrodes 12 are formed to stride over scanning lines g1 which are arranged in the row direction.例文帳に追加
第2の画素電極12を、行方向に配置される走査線glをまたぐように形成する。 - 特許庁
The pixel mechanism is arranged between first and second data signal lines and contains a reflective unit and a transmissive unit.例文帳に追加
画素機構は第1、第2データシグナルライン間に設置され、反射ユニットとスルーユニットを含む。 - 特許庁
The array substrate includes storage lines, a first pixel portion, a second pixel portion, a third pixel portion and a fourth pixel portion.例文帳に追加
アレイ基板はストレージライン、第1画素部、第2画素部、第3画素部及び第4画素部を含む。 - 特許庁
Asynchronous communication can take place at speeds up to 28,800 bits per second over normal phone lines. 例文帳に追加
非同期通信(asynchronous communication)は,通常の電話回線上で毎秒28,800ビットまでの速度で実行できる. - コンピューター用語辞典
In addition, gradation lines 25 are marked on the second member 20 for indicating the distance between the pedal crank shaft and saddle.例文帳に追加
そして、第2棒状部材20にペダルクランク軸50とサドル52との距離表示目盛り25を設ける。 - 特許庁
The coordinate of the intermediate point respectively measured on the first and second lines is a workpiece center coordinate.例文帳に追加
第1、第2の線上でそれぞれ測定した中間点の座標はワーク中心座標である。 - 特許庁
A column-line driver part 41 outputs to the column lines a first voltage and then a second voltage.例文帳に追加
列配線駆動部41は列配線に第1の電圧と次いで第2の電圧を出力する。 - 特許庁
When two data lines constituting the third pair of data lines MIOT/B both assume a first state, the control circuit 801 controls the second switch to be turned off, and when the two data lines constituting the third pair of data lines MIOT/B assume a second state different from the first state, the second switch is controlled to be turned on.例文帳に追加
制御回路801は、第3のデータ線対MIOT/Bを構成する2つのデータ線が共に第1の状態である時、前記第2のスイッチを非導通に制御し、前記第3のデータ線対MIOT/Bを構成する2つのデータ線が、前記第1の状態と異なる第2の状態である時、前記第2のスイッチを導通に制御する。 - 特許庁
The first port and second port access transistors are turned to a selected state when selecting first and second port word lines respectively and second and third electrodes corresponding to the corresponding storage transistors are coupled to first and second port bit lines (BL2A and BL2B) respectively.例文帳に追加
これらの第1ポートおよび第2ポートアクセストランジスタは、それぞれ第1および第2ポートワード線選択時に選択状態とされ、対応のストレージトランジスタの対応の第2および第3電極を、それぞれ第1および第2ポートビット線(BL2A,BL2B)に結合する。 - 特許庁
First and second writing global bit lines are arranged between first and second sensing global bit lines, with the first writing global bit line held adjacent to the first sensing global bit line and with the second writing global bit line, held adjacent to the second sensing global bit line.例文帳に追加
第1及び第2のライト用グローバルビット線が、第1及び第2のセンス用グローバルビット線に挟まれ、第1のライト用グローバルビット線と第1のセンス用グローバルビット線が隣接し、第2のライト用グローバルビット線と第2のセンス用グローバルビット線が隣接している。 - 特許庁
A second input terminal of the second NOR gate, a second input terminal of the third NOR gate are respectively connected to a CON2 terminal and a CON3 terminal, and the output terminals are connected to the gate lines in odd number and the gate lines in even number.例文帳に追加
また、第2ノアゲートの第2入力端、第3ノアゲートの第2入力端は、各々CON2端子、CON3端子と連結されており、各々の出力端は、奇数番目のゲート線、偶数番目のゲート線と連結されている。 - 特許庁
The joint lines 5 consist of the first joint lines 5A formed on one side of an axis C-C bisecting the width of the groups of the continuous fibers 8a and the second joint lines 5B formed on another one side.例文帳に追加
接合線5は、連続繊維8aの群の幅を2等分する軸C−Cの一方の側に形成された第1接合線5Aと、もう一方の側に形成された第2接合線5Bとからなる。 - 特許庁
Each memory segment 11 has a second data bus DQAn including a larger number of signal lines than the first data bus DQn wherein the signal lines are connected with respective bit lines of a memory sub-array 13.例文帳に追加
各メモリセグメント11は第1のデータバスDQnよりも信号線の本数が多い第2のデータバスDQAnを備え、この信号線はメモリサブアレイ13のビット線とそれぞれ接続されている。 - 特許庁
First signal lines 11e-11h and second signal lines 11a-11d larger in width dimension than the first signal lines 11e-11d are formed on an element substrate 10 of the electrooptical device.例文帳に追加
電気光学装置の素子基板10上には、第1信号線11e〜11hと、この第1信号線11e〜11hよりも広い幅寸法の第2信号線11a〜11dとが形成されている。 - 特許庁
The plurality of the through-holes 22 are arrayed along a plurality of first parallel straight lines L_1 and are arrayed along a plurality of second parallel straight lines L_2 intersecting with the first straight lines L_1.例文帳に追加
複数の貫通穴22は、平行な複数の第1の直線L_1に沿って配列されるとともに、第1の直線L_1に交差する平行な複数の第2の直線L_2に沿って配列されている。 - 特許庁
The second and third differential transmission lines 22A, 22B, 23A, and 23B show flat frequency characteristics depending on the shape of the lines in the case where these lines have characteristics to compensate for attenuation characteristic of the first differential transmission line 11.例文帳に追加
第2,第3の差動伝送線路22A,22B,23A,23Bは、その形状により第1の差動伝送線路11の減衰特性を補償する特性を持たせることにより、周波数特性が平坦になる。 - 特許庁
On the surface of the insulating layer, at least signal lines parallel to each another are wired, and in the insulating layer, an insulating cloth is arranged and the insulating cloth is composed of first fiber lines parallel to each other and second fiber lines perpendicular to the first fiber lines.例文帳に追加
該絶縁層の表面に少なくとも、互いに平行な信号線が配線され、前記絶縁層の中には、絶縁布が配置され、該絶縁布は、互いに平行な第一繊維線と、該第一繊維線に垂直な第二繊維線からなる。 - 特許庁
Inspection pads 27 in an even-odd double-phase staggered arrangement are formed by disposing insulating films at positions of first and second lines 261, 262 intersecting source lines 23, alternately on every other lines of RGB source lines 23, as the configuration of a liquid crystal panel.例文帳に追加
液晶パネルの構成としてRGBの各ソース線23を1本おきに交互に、ソース線23に交差する第1、第2ライン261,262の位置で絶縁皮膜することにより偶奇2相千鳥配列の検査用パッド27を形成する。 - 特許庁
This scheme permits the input signal scanning pattern to change into "a scanning pattern for outputting output lines N by N lines in the second mainly scanning direction".例文帳に追加
この構成により、入力画像の走査パターンは、『第2主走査方向の出力ラインをN本ずつ出力する走査パターン』に変更される。 - 特許庁
Among a plurality of connecting lines, a plurality of connecting lines has a first connecting line, wherein thickness of a first section is substantially different from that of a second section.例文帳に追加
そのうち複数の接続導線は第一接続導線を有し、第一接続導線の第一区間と第二区間の厚さは実質的に異なる。 - 特許庁
Further, the second detection patches PY2, PM2, PC2 and PK2 comprise a half tone dot patch of 150 lines in the number of lines and 80% in the dot percentage.例文帳に追加
また、第2の検出パッチPY2、PM2、PC2、PK2は、その線数が150線であり、その網点面積率が80%の網点パッチから構成される。 - 特許庁
An array substrate 1 in the liquid crystal display device includes: a plurality of signal lines; a plurality of scan lines G; a plurality of pixels; a first drive circuit; and a second drive circuit.例文帳に追加
液晶表示装置のアレイ基板1は、複数の信号線、複数の走査線G、複数の画素、第1駆動回路及び第2駆動回路を有している。 - 特許庁
Differential transmission is conducted by four signal lines 3p, 3n, 4p, 4n of the first and second paired positive and negative phase signal lines.例文帳に追加
第1および第2の正相逆相信号線対の4本の信号線3p、3n、4p、4nによって差動伝送が行われるように構成されている。 - 特許庁
Each of n lines of signal lines SL is separated into a first signal line SL1 and a second signal line SL2 in a separation region R10.例文帳に追加
n本の信号線SLの各々は、分離領域R10内において第1信号線SL1および第2信号線SL2に分離されている。 - 特許庁
First and second word lines of the dual port memory are simultaneously activated so that all four bit lines associated with the cell also move at the same time.例文帳に追加
デュアルポートメモリセルの第1および第2のワード線は、当該セルに関連付けられる4本のビット線すべてが同時に移動するように同時に活性化される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
