| 例文 |
second linesの部分一致の例文一覧と使い方
該当件数 : 2088件
Accordingly, the second connection lines are connected to the telephone line by closing the telephone line while blocking of the first connection lines is continued by controlling the electronic switch 2.例文帳に追加
これにより電子スイッチ2を制御して第1接続回線の遮断を継続しつつ、電話回線を閉結させて第2接続回線を電話回線に接続する。 - 特許庁
A pair of lead lines are lead out from the middle of the winding of the coil comprising a single wire or a single foil, and the part between the pair of lead lines is regarded as a second coil.例文帳に追加
一本のワイヤーまたは一枚の箔からなるコイルの巻き線途中からリード線対を延ばし、このリード線対間のコイル部分を第二のコイルとみなす。 - 特許庁
Although the first connection lines 271 to 276 are connected to the ground wiring patterns 251 and 252, the second connection lines 281 and 282 are not connected to the ground wiring patterns 251 and 252.例文帳に追加
第1接続線路271〜276は接地配線パターン251,252に接続されるが、第2接続線路281,282は接地配線パターン251,252に接続されない。 - 特許庁
Between the planes, via connection parts 42A, 42B, 42C and 42D are formed for connecting the ground lines 38B and 38D in a first plane to other ground lines 36C and 36A in a second plane.例文帳に追加
第1のプレーンのグランドライン38B,38Dを、第2のプレーンの他のグランドライン36C,36Aに接続するバイア接続部42A,42B,42C,42Dがプレーン間に形成されている。 - 特許庁
The large-sized substrate 2 on which a plurality of first scribe lines SL1 and second scribe lines SL2 are formed to correspond to a rectangular substrate 3 is delivered by a delivery device 7.例文帳に追加
短冊状基板3に対応して複数の第1スクライブラインSL1と第2スクライブラインSL2とが形成された大板基板2を払い出し装置7により払い出す。 - 特許庁
On a system board provided with this memory module, a large number of bus lines are connected to the first memory module and the second memory module but the bus lines are connected to one pin of a memory controller.例文帳に追加
このメモリモジュールを含むシステムボードは多数のバスラインが第1メモリモジュールと第2メモリモジュールに連結されるが、バスラインはメモリコントローラの1つのピンに連結される。 - 特許庁
The first gray scale region is driven when one of a plurality of the gate lines is driven and the second gray scale region is driven when another one of the gate lines is driven.例文帳に追加
複数のゲートラインの一つが駆動されるときに第1階調領域が駆動され、ゲートラインの別の一つが駆動されるときに第2階調領域が駆動される。 - 特許庁
By providing the shield wirings 24, the global bit lines 22 in the second layer are shielded to reduce coupling noise between the global bit lines 22 adjacent to each other.例文帳に追加
第1層にシールド配線24を設けることにより、第2層のグローバルビット線22をシールドし、グローバルビット線22における隣々接間のカップリングノイズを低減する。 - 特許庁
Input terminals of second feeder lines 42a, 42b are respectively connected to the lines 41a, 41b, and their output terminals are connected to a storage battery unit 2 through a charging/discharging circuit 33.例文帳に追加
第1給電路41a、41bには夫々、第2給電路42a、42bの入力端が接続され、これらの出力端は、充放電回路33を介して蓄電池ユニット2に接続されている。 - 特許庁
In printing of the yellow image of the first color, oblique lines are readily generated in the sheet 11, and the oblique lines of the sheet 11 are tend to be restored in the printing of the magenta image of the second color.例文帳に追加
1色目のイエロー印画の際には、用紙11に斜行が発生しやすく、2色目のマゼンタ印画の際には用紙11の斜行が収束する傾向にある。 - 特許庁
The semiconductor device includes a second wiring layer insulating film formed on the interlayer insulating film, and a plurality of second copper wiring lines 16 buried and formed in the second wiring layer insulating film.例文帳に追加
層間絶縁膜上に形成されている第2の配線層絶縁膜と、第2の配線層絶縁膜に埋め込み形成されている複数の第2の銅配線16と、を有する。 - 特許庁
The first terminals 11 of the second group are formed in a manner that they may extend along second straight lines L_2 that pass a second point P_2 and are radially arranged.例文帳に追加
第2グループ102の第1の端子11は、それぞれ、第2の点P_2を通って放射状に配列される複数の第2の直線L_2に沿って延びるように形成されている。 - 特許庁
The sense amplifier 6 is connected to the first and second bit lines BT and BN and read data based on a difference between a first potential of the first bit line BT and a second potential of the second bit line BN.例文帳に追加
センスアンプ6は、第1、第2ビット線BT、BNに接続され、第1ビット線BTの第1電位と第2ビット線BNの第2電位との差に基づいて、データを読み出す。 - 特許庁
The distance between the first writing global bit line and the first sensing global bit line, or the distance between the second writing global bit line and the second sensing global bit line is set longer than the distance between the first and second writing global bit lines.例文帳に追加
第1又は第2のライト用グローバルビット線と第1又は第2のセンス用グローバルビット線の距離は、第1及び第2のライト用グローバルビット線の距離よりも大である。 - 特許庁
Wiring coupling noise, corresponding to distance to each of the adjacent second and third signal lines and the length of each of the signal lines, is given to the first signa line for transmitting the output signal from the second and third signal lines, and the first signal line generates jitters corresponding to the given wiring coupling noise.例文帳に追加
出力信号を伝送する第1の信号線は、隣接する第2および第3の信号線のそれぞれとの距離や信号線の長さに対応する配線カップリングノイズが第2および第3の信号線から与えられ、与えられた配線カップリングノイズに応じたジッタを発生する。 - 特許庁
A period H wherein one row of scanning lines is selected is divided into a first period Sub1 and a second period Sub2 and while odd-numbered columns of data lines are selected three by three throughout the first period Sub1, even-numbered columns of data lines are selected three by three throughout the second period Sub2.例文帳に追加
走査線の1行を選択する期間Hを、第1期間Sub1および第2期間Sub2に分割するとともに、第1期間Sub1にわたって、奇数列のデータ線を3列ずつ選択する一方、第2期間Sub2にわたって、偶数列のデータ線を3列ずつ選択する。 - 特許庁
A period H for selecting one line of scanning lines is divided into a first half period Sub1 and a second half period Sub2, data lines of odd-numbered columns are selected by every three columns over the first half period Sub1 and data lines of even-numbered columns are selected by every three columns over the second half period Sub 2.例文帳に追加
走査線の1行を選択する期間Hを、前半期間Sub1および後半期間Sub2に分割するとともに、前半期間Sub1にわたって、奇数列のデータ線を3列ずつ選択する一方、後半期間Sub2にわたって、偶数列のデータ線を3列ずつ選択する。 - 特許庁
When any one of scanning lines in even-numbered rows is selected, a second common signal output circuit 32 outputs a second common signal Vc2 to a second feeder line 162, to make a second detection line 182 into be the voltage of a second target signal Vc2ref.例文帳に追加
偶数行目のいずれかの走査線が選択されたとき、第2コモン信号出力回路32は、第2検出線182が第2目標信号Vc2refの電圧となるように第2コモン信号Vc2を第2給電線162に出力する。 - 特許庁
To obtain an activation time having an approximately same length with respect to a first selection line of first and second groups by providing the situation in which first and second address paths have first and second lines and first and second decoder circuits, the first decoder circuit decodes a supplied address faster than the second decoder circuit and the first line has a longer signal progressing time than the second line.例文帳に追加
列アドレスがアドレス端子に供給された際、第1及び第2のデコーダ回路の種々異なるデコーディング時間にも拘わらず、第1及び第2の群の第1の選択線に対するほぼ同じ長さの活性化時間を達成可能である集積メモリを提供すること。 - 特許庁
On the nozzle disposition face H1100 of a Bk ink recording head, first and second nozzle lines H2000, third and fourth nozzle lines H2100, fifth and sixth nozzle lines H2200, and seventh and eighth nozzle lines 2300 are provided so as to be arranged in a direction in which a recording medium is conveyed.例文帳に追加
Bkインク記録ヘッドのノズル配設面H1100には、第1および第2ノズル列H2000、第3および第4ノズル列H2100、第5および第6ノズル列H2200、第7および第8ノズル列H2300が記録媒体の搬送方向に並ぶよう設ける。 - 特許庁
The plurality of first wiring lines are so constituted as to at least partially function as signal wiring lines formed by pairing two adjacent wiring lines when used by a first transmission system and individually function as independent signal wiring lines when used by a second transmission system.例文帳に追加
複数の第1配線は、少なくとも部分的に、第1伝送方式で使用される際に、相隣接する2本で対をなす信号配線として機能し、第2伝送方式で使用される際に、相互から独立した信号配線として夫々機能するように構成されている。 - 特許庁
The horizontal output section comprises: a plurality of first horizontal signal lines 31S, 31N connected to at least two or more vertical signal lines 11; and second horizontal signal lines 32N, 32S connected to a plurality of the first horizontal signal lines 31S, 31N via selection switches HGS, HGN.例文帳に追加
水平出力部は、少なくとも2つ以上の垂直信号線11と接続される複数の第1の水平信号線31S,31Nと、複数の第1の水平信号線31S,31Nと選択スイッチHGS,HGNを介して接続される第2の水平信号線32N,32Sからなる。 - 特許庁
The reduced area memory cell circuit includes: word lines relating to each bit line of a set of bit lines, a first word line for selecting a subset of the set of bit lines, a second word line for selecting a bit line of the subset of bit lines, and a memory cell for storing a bit value on the selected bit line.例文帳に追加
減少された面積のメモリセル回路は、ビット線の組みの各ビット線に関連するワード線と、ビット線の組みのサブセットを選択する第1のワード線と、ビット線のサブセットの1つのビット線を選択する第2のワード線と、選択されたビット線上のビット値を格納するメモリセルを有する。 - 特許庁
The semiconductor memory is provided with: a plurality of source lines formed in the third direction which is different from the first direction in which a number of word lines extend and the second direction in which a number of bit lines extend; and a source line control circuit to selectively drive the plurality of source lines.例文帳に追加
半導体記憶装置は、複数のワード線が延在する第1の方向及び複数のビット線が延在する第2の方向と異なる第3の方向に沿って形成された複数のソース線と、複数のソース線を選択的に駆動する駆動手段として、ソース線コントロール回路を備える。 - 特許庁
The controlling circuit applies a first voltage to bit lines selected and performs erase operation with respect to memory strings connected to the bit lines selected, while applies a second voltage to bit lines not selected and prohibits the erase operation with respect to memory strings connected to the bit lines not selected.例文帳に追加
制御回路は、選択したビット線に第1電圧を印加して当該ビット線に接続されたメモリストリングに対し消去動作を実行する一方、非選択としたビット線に第2電圧を印加して当該ビット線に接続されたメモリストリングに対し消去動作を禁止する。 - 特許庁
Moreover, in the first case in the second mode, a voltage signal is supplied to analog data lines in a line sequential manner by a first data line driving circuit 180 and, on the other hand, in the second case, a voltage signal is supplied to the analog data lines in a point sequential manner by a second data line driving circuit 190.例文帳に追加
さらに、第2のモードのうち、第1のケースでは、第1のデータ線駆動回路180により電圧信号を線順次的に供給する一方、第2のケースでは、第2のデータ線駆動回路190により電圧信号を点順次的に供給する。 - 特許庁
The branch line type 90° hybrid comprises first and second series lines, first and second shunt lines, and four three-branch circuits (non-perpendicular T junctions) which connect them and serves as input/output ports, and the second and third ports are formed in the directions orthogonal to the parallel first and fourth ports.例文帳に追加
第1、第2のシリーズ線路と第1,第2のシャント線路と、それらを接続し且つ入出力ポートともなる4つの三分岐回路(非直角Tジャンクション)からなり、平行な第1,第4ポートに直交する方向に第2,第3ポートを形成する。 - 特許庁
Also, a plurality of memory cells are connected to bit lines, the bit lines are connected to the second level shifter at a second connection point, while coupled to parallel sense amplifiers, write-in buffers, and first and second diodes, and connected to data input/output pins through these.例文帳に追加
また、複数のメモリセルをビットラインに接続し、該ビットラインは第2接続ポイントにおいて第2レベルシフターに接続するとともに、並列するセンサー増幅器と、書き込みバッファと、及び第1、第2ダイオードにカップリングし、これらを介してさらにデータ出入力ピンに接続する。 - 特許庁
The branching circuit is provided with: the first transmission line connected to a first resonator; a second resonator placed to be electromagnetically coupled to the first resonator; and the second and third transmission lines connected to the second resonator, and performs branching from the first transmission line to the other transmission lines and / or composition from the second and third transmission lines to the first transmission line.例文帳に追加
第1の共振器に接続された第1の伝送線路、第1の共振器と電磁界結合をするように配置された第2の共振器、第2の共振器に接続された第2および第3の伝送線路を具え、第1の伝送線路から他の伝送線路への分波、および/または第2および第3の伝送線路から第1の伝送線路への合波を行う。 - 特許庁
A waveform wherein a first voltage continues is output to scanning lines which are selected, a waveform wherein a second voltage continues is output to the signal lines which are selected, and a divided pulse waveform wherein a divided pulse comprising the first voltage and second voltage is repeated a plurality of times is output to scanning lines which are not selected and signal lines which are not selected.例文帳に追加
選択時の走査線に第1の電圧が連続する波形を出力し、選択時の信号線に第2の電圧が連続する波形を出力し、非選択時の走査線と非選択時の信号線とに第1の電圧と第2の電圧とで構成する分割パルスを複数回繰り返す分割パルス波形を出力する。 - 特許庁
Branch devices 3 are each provided with a pair of first connection terminals 10 to be connected to trunk lines 2; a pair of second connection terminals 11 connected to branch lines 2'; and an impedance converter 12 inserted between the first and second connection terminals 10 and 11, and allowing the branch lines 2' to have impedance higher than that of the trunk lines 2.例文帳に追加
分岐器3は、幹線2に接続される各一対の第1の接続端子10と、分岐線2’が接続される一対の第2の接続端子11と、第1の接続端子10と第2の接続端子11との間に挿入され、幹線2に対して分岐線2’を高インピーダンスとするインピーダンス変換部12とを備えている。 - 特許庁
The array comprises a first bank (N) and a second bank (N+1) of a memory cell, the first bank is separated from the second bank by one group of selection lines.例文帳に追加
アレイは、メモリセルの第1のバンク(N)及び第2のバンク(N+1)を含み、第1のバンクは1組の選択ラインによって第2のバンクから分離されている。 - 特許庁
Flow-in side second cooling liquid manifold and flow-out side second cooling liquid manifold 44, 46 are respectively fluid-connected with the plurality of cooling lines.例文帳に追加
流入側第2冷却液マニホールド及び流出側第2冷却液マニホールド44,46は、複数の冷却ラインにそれぞれ流体接続されている。 - 特許庁
The first and the second clips may have power line coupling parts for connection to a first and a second power lines to apply the discharge voltage.例文帳に追加
この時、第1及び第2クリップは放電電圧を印加するための制1及び第2電源線との連結のために電源線結合部を有することができる。 - 特許庁
Fourth wiring 34 is extended vertically to the second wiring 32 in the upper layer of the region where the first and second internal power source lines exist.例文帳に追加
第4の配線34は、第1および第2の内部電源線が存在する領域の上層において、第2の配線32に対して垂直方向に延びる。 - 特許庁
Programming currents are passed between the first and second control lines to concurrently set the first and second magnetic memory elements to different programmed resistances.例文帳に追加
プログラミング電流が第1および第2の制御線の間に流れて、第1および第2の磁気メモリ素子を、異なるプログラムされた抵抗に同時に設定する。 - 特許庁
The patterned conductive layer (3) includes a plurality of first and second electrode units (31, 32), and a plurality of first and second conductive lines (33, 34).例文帳に追加
パターン化導電層(3)は、複数の第一及び第二の電極ユニット(31、32)と、複数の第一及び第二の導電線(33、34)とを含む。 - 特許庁
First and second signal lines for supplying first and second voltages are formed, and an inductor is formed between one end of a panel capacitor and a third voltage.例文帳に追加
第1及び第2電圧を供給するための第1及び第2信号線、パネルキャパシターの一端と第3電圧間にインダクタが形成されている。 - 特許庁
A circuit includes first, second, and third input control lines, an input data line, a transistor, and a drive voltage output line.例文帳に追加
第1、第2、第3入力制御線、入力データ線、トランジスタ、駆動電圧出力線を回路は具える。 - 特許庁
Pulses of the first and second scanning lines have a same frequency, and there is a delayed time therebetween.例文帳に追加
第1及び第2走査ラインのパルスは互いに同じ周波数を有し、これらのパルス間には遅延時間がある。 - 特許庁
Respective pixel samples on odd-numbered lines of each frame are alternately thinned out to a first sub-image and a second sub-image.例文帳に追加
そして、各フレームの奇数ライン上の各画素サンプルを交互に第1のサブイメージと第2のサブイメージに間引く。 - 特許庁
The first diode and second diode are connected between the ground lines to have polarities in opposite directions.例文帳に追加
第1のダイオード及び第2のダイオードは、各グランドラインの間に互いに極性が逆向きになるように接続される。 - 特許庁
First and second read word lines RWL1(i), RWL2(i) are provided in each set made of two adjacent rows.例文帳に追加
第1および第2の読出用ワード線RWL1(i),RWL2(i)は、隣接する2つの行を1組とし、各組ごとに設けられる。 - 特許庁
The end point is used as the start point of the second straight line and all approximate straight lines are decided by repeating the same way.例文帳に追加
その終点を2番目の直線の始点とし、以下同じように繰返して全ての近似直線を定める。 - 特許庁
After that, sense amplifier operation is stopped, pairs of bit lines are short-circuited, and equalized to half voltage of the second voltage (V2).例文帳に追加
その後、センスアンプ動作が停止されビット線対がショートされて第2電圧(V2)の1/2電圧にイコライズされる( )。 - 特許庁
As a result, the pitch of the second-layer interconnection M2 connected respectively to the bit lines can be reduced.例文帳に追加
この結果、これらのビット線にそれぞれ接続される第2層配線M2のピッチを縮小することができる。 - 特許庁
Then, a second metallic film is formed and immediately after the above, an over-layer is formed over data lines and the TFD element.例文帳に追加
次に、第2金属膜を形成し、その直後に、データ線及びTFD素子の上にオーバーレイヤーを形成する。 - 特許庁
The first and the second conductor lines 13a and 13b function as a resonator of an odd mode of the high frequency signal.例文帳に追加
第1および第2の導体線路13a、13bは、高周波信号の奇モードの共振器として機能する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|