「shift gate」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

When a threshold voltage of a memory cell is shifted by detrap of a trap charge trapped by a tunnel insulating film below a floating gate due to degradation of the tunnel insulating film, an amount of a reference current used during verifying or readout is adjusted so that its threshold voltage shift is compensated, and the verifying voltage level or the readout voltage level is adjusted equivalently.例文帳に追加

トンネル絶縁膜の劣化によりフローティングゲート下のトンネル絶縁膜にトラップされたトラップ電荷がデトラップして、メモリセルのしきい値電圧がシフトする際、そのしきい値電圧シフトを補償するように、ベリファイ時または読出時に用いられるリファレンス電流量を調整して、ベリファイ電圧レベルまたは読出電圧レベルを等価的に調整する。 - 特許庁

An output current from an FET1 is converted into voltage by a resistor R1 and the voltage is fed back to the gate terminals of the FET1 and an FET2 through a source follower circuit consisting of the level shift circuits of n cascade connection diodes D1 to Dn and an FET4 and an output current is extracted from the drain terminal of the FET2.例文帳に追加

ＦＥＴ１の出力電流を抵抗Ｒｌにより電圧変換し、その電圧をＦＥＴ３、ｎ個の縦続接続ダイオードＤ１〜Ｄｎのレベルシフト回路、およびＦＥＴ４からなるソースフォロア回路を介して、ＦＥＴ１およびＦＥＴ２のゲート端子にフィードバックし、ＦＥＴ２のドレイン端子から出力電流を取り出す。 - 特許庁

The bidirectional unit shift register is equipped with: a transistor Q1 between a clock terminal CK and an output terminal OUT; a transistor Q2 for discharging the output terminal OUT; and transistors Q3, Q4 for respectively supplying first and second voltage signals Vn, Vr complementary to each other to a first node which is a gate node of the transistor Q1.例文帳に追加

双方向単位シフトレジスタは、クロック端子ＣＫと出力端子ＯＵＴとの間のトランジスタＱ１と、出力端子ＯＵＴを放電するトランジスタＱ２と、トランジスタＱ１のゲートノードである第１ノードに対し互いに相補な第１および第２電圧信号Ｖｎ、Ｖｒをそれぞれ供給するトランジスタＱ３，Ｑ４とを備える。 - 特許庁

To provide a shift register circuit which is constituted by using field effect transistors and in which malfunction and an operation characteristic can be improved by suppressing variation of a transistor characteristic caused by a time integration value of a signal level applied to a gate electrode, its drive control method, a display driving device, and a readout driving device.例文帳に追加

電界効果トランジスタを用いて構成されるシフトレジスタ回路において、ゲート電極に印加される信号レベルの時間積分値に起因するトランジスタ特性の変動を抑制して、誤動作や動作特性の改善を図ることができるシフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置を提供する。 - 特許庁

A phase shifter 21 is extended in such a manner that a shifter pattern image 121 produced by illuminating the Levenson phase shift mask having the phase shifter 21 formed thereon and a trim pattern image 131 produced by illuminating a trim mask having a trim pattern 31 formed thereon do not overlap with each other at a position extended in a direction distancing from a gate electrode 11a.例文帳に追加

位相シフタ２１が形成されたレベンソン位相シフトマスクが照明されることで生ずるシフタパターン像１２１と、トリムパターン３１が形成されたトリムマスクが照明されることで生ずるトリムパターン像１３１とが、ゲート電極１１ａから離れる方向へ延長する位置にて互いに重ならないように、その位相シフタ２１を延長する。 - 特許庁

The control circuit has a sub charge pump circuit that is connected to the input end at one end and connected to a second output end at the other end and converts the voltage level of the input voltage so as to output the voltage to the second output end, and a level shift circuit for switching whether to allow conduction between the second output end and at least one gate of the plurality of main transistors.例文帳に追加

前記制御回路は、一端で前記入力端に接続され、他端で第２出力端に接続され、前記入力電圧の電圧レベルを変換して前記第２出力端に出力する、サブチャージポンプ回路と、前記第２出力端と、前記複数のメイントランジスタのうちの少なくとも一つのゲートとの間を導通させるか否かを切り替える、レベルシフト回路とを備えている。 - 特許庁

Print data DATA in one line are serially sequentially transferred to a shift register based on a clock signal CLK, and converted into parallel data, and outputted through a latch circuit to a gate circuit based on a latch signal LATCH, and the logical product of this signal and a strobe signal STB is calculated, and the heating resistor of a thermal head is driven based on the calculated logical product signal.例文帳に追加

１ラインの印刷データＤＡＴＡがクロック信号ＣＬＫに基づいてシリアルに順次シフトレジスタに転送され、そこでパラレルに変換され、ラッチ信号ＬＡＴＣＨによってラッチ回路を介してゲート回路に出力されてストローブ信号ＳＴＢとの論理積が演算され、得られる論理積信号に基づいてサーマルヘッドの発熱抵抗体が駆動される。 - 特許庁

In the power integration circuit having a voltage type single-phase full bridge conversion circuit as a basic unit, the basic unit has a level shift type gate drive circuit, an integrated single-phase multilevel conversion circuit is formed by series connection of basic units, and an integrated three-phase multilevel conversion circuit is formed by three parallel connections of basic units 1 and three parallel connections of series connection basic units.例文帳に追加

電圧形単相フルブリッジ変換回路を基本ユニットとしたパワー集積化回路であって、前記基本ユニットはレベルシフト型ゲートドライブ回路を備え、前記基本ユニットの直列接続により集積化単相マルチレベル変換回路を形成し、基本ユニットの３並列接続および直列接続基本ユニットの３並列接続により集積化３相マルチレベル変換回路が形成される。 - 特許庁

In this driving circuit for display, an output control block 37 which controls the outputting of ON signals from bi-directional shift registers 33 to 36 to respective scanning lines so as to output scanning signals en bloc to the respective scanning signal lines based on a gate control signal GCNT1 for shifting the outputting of the ON signals to the respective scanning lines from a sequential outputting to a batch outputting.例文帳に追加

各走査信号線へのＯＮ信号の出力を順次出力から一括出力に移行するためのゲート制御信号ＧＣＮＴ1 に基づいて、複数の走査信号線に対し、一括して表示用走査信号を出力するように双方向シフトレジスタ部３３〜３６から各走査信号線へのＯＮ信号の出力を制御する出力制御ブロック３７を設ける。 - 特許庁