「shift gate」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

Moreover, the logic circuit part 172 is constituted of 3-input OR gates (OR1, OR2,..., ORn) or the like and each OR gate performs an logical operation by selectively inputting outputs of the shift register part 171 by 3 pieces.例文帳に追加

ロジック回路部１７２は３入力オアゲート（ＯＲ１，ＯＲ２，・・・，ＯＲｎ）などで構成され，各々のオアゲートはシフトレジスタ部１７１の出力を選択的に３個ずつ入力して論理演算する。 - 特許庁

The shift register circuit includes a transistor Q1 which supplies a clock signal CLK to an output terminal OUT, and an inverter which drives a transistor for discharging a gate (a node N1) of the transistor Q1.例文帳に追加

シフトレジスタ回路は、クロック信号ＣＬＫを出力端子ＯＵＴに供給するトランジスタＱ１と、当該トランジスタＱ１のゲート（ノードＮ１）を放電するトランジスタを駆動するインバータとを備える。 - 特許庁

To surely transmit a drive signal to a gate of a semiconductor switching element of an upper arm in an inverter apparatus having a voltage boosting level shift circuit for transmitting a control signal from a low-voltage circuit to a high-voltage circuit.例文帳に追加

低圧側回路から高圧側回路に制御信号を伝達する昇圧レベルシフト回路を有するインバータ装置で、駆動信号を上アームの半導体スイッチング素子のゲートに確実に伝達する。 - 特許庁

Display data DATA, a start pulse YST, a clock YCK, etc., are inputted from a controller to a display panel DP, and a gate line driving circuit GD outputs a serial output signal from a built-in shift register.例文帳に追加

コントローラから表示パネルＤＰに表示データＤＡＴＡ、スタートパルスＹＳＴ、クロックＹＣＫ等が与えられ、ゲート線駆動回路ＧＤが内蔵するシフトレジスタよりシリアルアウト信号を出力する。 - 特許庁

A vertical shift register 8 switches ON pixel switches 4 of pixels to be written through gate lines 3, so that the pixels show optical characteristics corresponding to a written image signal.例文帳に追加

垂直シフトレジスタ８はゲート線３を介して書込むべき画素の画素スイッチ４をオン状態に切り替えて、該当画素が書き込まれた画像信号に応じた光学特性を顕す画像表示装置である。 - 特許庁

To enable accurate voltage shift in gate electrode-drain current characteristics by controlling the dopant concentration of the active layer of a thin-film transistor in the thin-film transistor that is formed on an insulation substrate.例文帳に追加

絶縁基板上に形成された薄膜トランジスタにおいて、該薄膜トランジスタの活性層のドーパント濃度を制御することにより、ゲート電極−ドレイン電流特性の正確な電圧シフトを可能とする。 - 特許庁

To provide a level shift circuit for ease of the circuit design and the manufacture without the need for using a high withstanding voltage capacitor and outputting a signal with an amplitude in excess of a gate-source withstanding voltage of each of transistors configuring the circuit.例文帳に追加

高耐圧のコンデンサを用いることなく、回路設計及び製造が容易で且つトランジスタのゲートソース間耐圧を超える振幅の信号を出力するレベルシフト回路を実現できるようにする。 - 特許庁

A shift register circuit is constituted by connecting plural stages of D type latch circuits 100 consisting of a RS type latch circuit 110 and plural gate circuits 121, 122, 123, and substantial timing margin are expanded by selecting and operating alternately odd stages and even stages of this shift register circuit by the prescribed control signal.例文帳に追加

ＲＳ型ラッチ回路１１０と複数のゲート回路１２１，１２２，１２３からなるＤ型ラッチ回路１００を複数段接続してシフトレジスタ回路を構成し、このシフトレジスタ回路の奇数段／偶数段を所定の制御信号で交互に選択動作することにより、実質的なタイミングマージンを拡大する。 - 特許庁

In the shift register for a dynamic circuit using a bootstrap, it is configured such that a high voltage side terminal with a capacity for the bootstrap is connected to the gate of a charge transistor for charging the bootstrap capacity for the shift register on the next stage to high, to make a drain of a charge transistor on the subsequent tier to be low voltage.例文帳に追加

ブートストラップを用いたダイナミック回路のシフトレジスタにおいて、ブートストラップ用容量のＨｉｇｈ電圧側の端子が、次段のシフトレジスタのブートストラップ用容量をＨｉｇｈに充電するための充電トランジスタのゲートに接続し、次々段の充電トランジスタのドレインがＬｏｗ電圧になるように構成する。 - 特許庁

In a shift register of a dynamic circuit using a bootstrap, this circuit is constituted so that a terminal of a High voltage side of a capacitor for bootstrap is connected to a gate of a charge transistor for charging a capacitor for bootstrap of a shift register of the next stage to High, a drain of a charge transistor of the after next stage is made Low voltage.例文帳に追加

ブートストラップを用いたダイナミック回路のシフトレジスタにおいて、ブートストラップ用容量のＨｉｇｈ電圧側の端子が、次段のシフトレジスタのブートストラップ用容量をＨｉｇｈに充電するための充電トランジスタのゲートに接続し、次々段の充電トランジスタのドレインがＬｏｗ電圧になるように構成する。 - 特許庁

The AT selector cover is also equipped with a first slide plate 6 following the movement of the longitudinal direction of the vehicle in the select gate G1 of the shift lever, a second slide plate 7 which follows the movement of the right and left direction of the vehicle of the shift lever and has a display part 5 pointing out a select position, and a base member 8 slidably holding these plates.例文帳に追加

シフトレバーのセレクトゲートＧ１内での車両前後方向の移動に従動する第一スライドプレート６と、シフトレバーの車両左右方向の移動に従動し、セレクト位置を明示させる表示部５を有する第二スライドプレート７と、これらをスライド可能に保持するベース部材８とをさらに備えている。 - 特許庁

Thus, even when the communication speed of the serial data input in an input terminal Data_In dynamically changes, in order to dynamically change a delay amount (delay period) of a shift operation of the shift register according to the communication speed each time, noise generated in the delay period is removed by a matched gate And 15.例文帳に追加

これにより、入力端子Ｄata_Inに入力されたシリアルデータの通信速度が動的に変化しても、その時々の通信速度に合わせて、シフトレジスタによるシフト動作の遅延量（遅延期間）を動的に変化させるため、この遅延期間内に発生するノイズを一致ゲートＡnd１５により除去することができる。 - 特許庁

In transition from the selection period to the non-selection period, an inverter in asymmetrical structure is used to smoothly lower the gate pulse GP and then the written image signal Vsig is deterred from having a voltage shift ΔV.例文帳に追加

選択期間から非選択期間に移行する際、非対称構造のインバータを用いてゲートパルスＧＰを滑らかに立ち下げる事により書き込まれた画像信号Ｖｓｉｇの電圧シフトΔＶを抑制する。 - 特許庁

Then a trench 3 is provided between the high-breakdown-voltage junction edge termination structure portion 36, and an n^+ source layer 6 and an n^+ drain layer 7 of a level shift circuit 34 provided to a portion of the high-potential gate driver circuit 33.例文帳に追加

そして、この高耐圧接合終端構造部３６と、高電位ゲート駆動回路３３の一部に設けられたレベルシフト回路部３４のｎ^+ソース層６とｎ^+ドレイン層７の間と、にトレンチ３が設けられている。 - 特許庁

A correlation between a shift amount from each of design values of a gate length and an offset side wall length and a dosage of a source/drain extension region to set transistor characteristics as design values is determined in advance.例文帳に追加

ゲート長及びオフセットサイドウォール長のそれぞれの設計値からのズレ量と、トランジスタの特性を設計値に設定するためのソース／ドレイン・エクステンション領域のドーズ量との相関関係を予め求めておく。 - 特許庁

Using the voltage between a source and a drain which rose risen thereby as the voltage and detected voltage, causes a Schmitt trigger circuit 8 to be operated to instantaneously lower the gate voltage and a power MOS FET 1 to shift into 'OFF' condition.例文帳に追加

それにより上昇したドレイン、ソース間の電圧を電源及び検出電圧としてシュミットトリガー回路８を作動させゲート電圧を瞬時に下げ、パワーＭＯＳ ＦＥＴ１をＯＦＦ状態に移行させる。 - 特許庁

The level shift circuit for transmitting a signal from a high voltage operation circuit portion to a low-voltage operation circuit portion, is composed of a depletion type NMOS transistor whose gate electrode is fixed to the source voltage of the low voltage operation circuit.例文帳に追加

高電圧動作回路部から低電圧動作回路部へ信号を伝達するレベルシフト回路を、ゲート電極が低電圧動作回路の電源電圧電位に固定されたデプレッション型ＮＭＯＳトランジスタで構成した。 - 特許庁

An unit shift register SR includes a transistor Q1 supplying to an output terminal OUT, a transistor Q3 charging a node N1 to which a gate of the transistor Q1 is connected, and a transistor Q5 discharging the node N1.例文帳に追加

単位シフトレジスタＳＲは、出力端子ＯＵＴに供給するトランジスタＱ１と、トランジスタＱ１のゲートが接続するノードＮ１を充電するトランジスタＱ３と、ノードＮ１を放電するトランジスタＱ５を備える。 - 特許庁

To prevent the shift of Vth and to improve reliability in the transfer of charge or reset operation by preventing ultraviolet rays from being made incident on a non-shielded MONOS gate, concerning a solid-state image pickup device having sensitivity in an ultraviolet area.例文帳に追加

紫外線領域に感度を持つ固体撮像装置において、遮光されていないＭＯＮＯＳゲートに紫外線が入射するのを防いで、Ｖthがシフトを防止し、電荷の転送やリセット動作の信頼性を高める。 - 特許庁

When a through-mode is set by switches 7 and 8 and check data is inputted in place of the display data from the control section, the monitor data indicating whether the shift register 5 is faulty or not is obtained from the AND gate 12 at prescribed timing.例文帳に追加

スイッチ７，８により，スルーモードとし，制御部から表示データの代わりにチェックデータを入力すると，所定のタイミングでアンドゲート１２から，シフトレジスタ５が故障しているか否かを示す監視データが得られる。 - 特許庁

To conquer the difficulty of mask production while enhancing resolution in the exposure of a gate line, or the like, of a severe dimensional rule when a desired pattern is obtained by projection mapping using a phase shift mask.例文帳に追加

位相シフトマスクを用いた投影写像によって所望パターンを得る場合において、寸法ルールの厳しいゲート線等の露光における解像性を高めることを可能にしつつ、そのマスク製造の困難さを克服する。 - 特許庁

In each module 12, the gate circuit 30 that identifies it own select signals that are assigned to itself and the shift register 16, that stores the serial data when the former identifiers the select signals are arranged.例文帳に追加

モジュール１２のそれぞれに、自己に割り当てられたセレクト信号を識別するゲート回路３０と、ゲート回路３０が自己のセレクト信号を識別した場合にシリアルデータを格納するシフトレジスタ１６とを配置する。 - 特許庁

To provide polarization illumination of an exposure apparatus with which resolution property can be enhanced, in exposure of gate lines, or the like, having strict dimensional rules, when a desired pattern is obtained by projection mapping that uses a phase shift mask.例文帳に追加

位相シフトマスクを用いた投影写像によって所望パターンを得る場合において、寸法ルールの厳しいゲート線等の露光における解像性を高めること露光装置の偏光照明を提供する。 - 特許庁

The reverse-directional trigger signal VSTB is input to a gate terminal of a transistor provided so as to set the reference point N1 of the unit register circuit in the (N+4)th stage at the start of the reverse shift to the H level.例文帳に追加

この逆方向トリガ信号ＶＳＴＢは、逆シフトの開始時に第（ｎ＋４）段の単位レジスタ回路の基準点Ｎ１をＨレベルに設定するために設けられたトランジスタのゲート端子に入力される。 - 特許庁

A gate signal corresponding to a shift output obtained by shifting a start pulse signal generated when at least two of the 1st to 3rd demultiplexing control signals are active at the same time is outputted to the respective scanning lines.例文帳に追加

各走査線には、第１〜第３のデマルチプレクス制御信号のうち少なくとも２つが重複してアクティブのときに生成されるスタートパルス信号をシフトしたシフト出力に対応するゲート信号が出力される。 - 特許庁

The first auxiliary horizontal switch HSW(R) is formed of an N-channel TFT, and a horizontal scanning signal 1 from a shift register SR1 is applied to a gate thereof through a first control switch CTR.例文帳に追加

第１の補助水平スイッチＨＳＷ（Ｒ）はＮチャネル型ＴＦＴで形成されており、そのゲートには第１の制御スイッチＣＴＲを介してシフトレジスタＳＲ１からの水平走査信号１が印加される。 - 特許庁

This structure allows, even when an EL driving TFT 102 has become normally on due to the shift of the threshold value thereof, the gate-source voltage of the EL driving TFT 102 to be changed by changing the potential of the gate signal line 106 so as to ensure the non-conduction state of the EL driving TFT 102.例文帳に追加

この構造により、ＥＬ駆動用ＴＦＴ１０２のしきい値のシフトにより、ノーマリーオンとなった場合にも、ゲート信号線１０６の電位を変えることで、ＥＬ駆動用ＴＦＴ１０２が確実に非導通状態となるように、ＥＬ駆動用ＴＦＴ１０２のゲート・ソース間電圧を変えることを可能とする。 - 特許庁

A unit shift register SR is equipped with: a transistor Q1 for supplying a clock signal CLK to an output terminal OUT; a transistor Q3 for charging a gate (node N1) of the transistor Q1 according to activation of an output signal G_k-1 in a preceding stage; and a transistor Q7 having the gate connected to the node N1 via a transistor Q8.例文帳に追加

単位シフトレジスタＳＲは、クロック信号ＣＬＫを出力端子ＯＵＴに供給するトランジスタＱ１と、前段の出力信号Ｇ_k-1の活性化に応じてトランジスタＱ１のゲート（ノードＮ１）を充電するトランジスタＱ３と、トランジスタＱ８を介してノードＮ１に接続したゲートを有するトランジスタＱ７とを備える。 - 特許庁

By this structure, the voltage between the gate and the source of a TFT 102 for driving the EL is enabled to be changed so that the TFT 102 becomes a non-conduction state surely by changing the potential of the gate signal line 106 even when the TFT 102 becomes 'normally on' by the shift of its threshold.例文帳に追加

この構造により、ＥＬ駆動用ＴＦＴ１０２のしきい値のシフトにより、ノーマリーオンとなった場合にも、ゲート信号線１０６の電位を変えることで、ＥＬ駆動用ＴＦＴ１０２が確実に非導通状態となるように、ＥＬ駆動用ＴＦＴ１０２のゲート・ソース間電圧を変えることを可能とする。 - 特許庁

It is possible to change a voltage between a gate and a source of an EL driver TFT 102 by changing the electric potential of the gate signal line 106 to reliably render the EL driver TFT 102 into a non-conducting state even if the EL driver TFT 102 is brought into the normally-on state due to a shift in the threshold of the EL driver TFT.例文帳に追加

この構造により、ＥＬ駆動用ＴＦＴ１０２のしきい値のシフトにより、ノーマリーオンとなった場合にも、ゲート信号線１０６の電位を変えることで、ＥＬ駆動用ＴＦＴ１０２が確実に非導通状態となるように、ＥＬ駆動用ＴＦＴ１０２のゲート・ソース間電圧を変えることを可能とする。 - 特許庁

The first voltage shift circuit 110 includes a second transistor 112 having a source serving as an input, and a gate and drain connected to each other to operate as a diode, and a first transistor 111 having a source connected to a power supply 103, a gate connected to a ground, and a drain connected to the drain of the second transistor 112.例文帳に追加

第１の電圧シフト回路１１０は、ソースを入力としゲートとドレインとが接続されてダイオードとして動作する第２のトランジスタ１１２と、ソースが電源１０３に接続され、ゲートが接地され、ドレインが前記第２のトランジスタ１１２のドレインに接続されている第１のトランジスタ１１１とから構成される。 - 特許庁

The shift register includes: a plurality of first to N-th (N is a natural number) circuit stages for sequentially applying first to N-th gate-on signals to first to N-th gate lines; at least one reverse-direction dummy stage adjacent to the first circuit stage; and at least one forward-direction dummy stage adjacent to the N-th circuit stage.例文帳に追加

前記シフトレジスタは、第１〜第Ｎゲートラインに第１〜第Ｎ（Ｎは自然数）ゲートオン信号を順番に印加する複数の第１〜第Ｎ回路ステージ、前記第１回路ステージと隣接した少なくとも一つの逆方向用ダミーステージ、及び前記第Ｎ回路ステージと隣接した少なくとも一つの順方向用ダミーステージを含む。 - 特許庁

The shift register circuit includes two input circuits, i.e., a MOS transistor T11a that is an input circuit connected to a gate terminal of a MOS transistor T15 in which a capacitor C as a bootstrap circuit is provided, and a MOS transistor T11b that is an input circuit connected to a gate terminal of a MOS transistor T14 as an inverter.例文帳に追加

ブートストラップ回路であるコンデンサＣが設けられたＭＯＳトランジスタＴ１５のゲート端子に接続される入力回路であるＭＯＳトランジスタＴ１１ａと、インバータであるＭＯＳトランジスタＴ１４のゲート端子に接続される入力回路であるＭＯＳトランジスタＴ１１ｂの２系統の入力回路を設ける。 - 特許庁

When the selection lever 12 is once operated from a neutral position toward the switching gate 23 in the state that the D range or the D3 range is selected, it becomes MT mode and a shift stage is successively switched between fourth speed state to first speed state by advancing/retreating the selection lever 12 in the selection gate 21 by the operator.例文帳に追加

ＤレンジあるいはＤ３レンジが選択されている状態でセレクトレバー１２を中立位置から切換ゲート２３に向けて１回操作するとＭＴモードとなり、運転者がセレクトゲート２１内でセレクトレバー１２を前後動させることにより、変速段が４速段〜１速段の間で順次切り換わる。 - 特許庁

A signal obtained by logically inverting an input signal S101 of which H level potential is VDDL is connected with the gate of an N type MOS transistor 121, and the input signal S101 is shifted by a level shift part 106, and connected with the gate of a P type MOS transistor 111, and the source of the P type MOS transistor is connected with VDDH.例文帳に追加

Ｈレベルの電位がＶＤＤＬである入力信号Ｓ１０１を論理反転した信号をＮ型ＭＯＳトランジスタ１２１のゲートに接続し、入力信号Ｓ１０１をレベルシフト部１０６でシフトしてＰ型ＭＯＳトランジスタ１１１のゲートに接続し、Ｐ型ＭＯＳトランジスタのソースをＶＤＤＨに接続する。 - 特許庁

TFT 40P, 40N constituting flop-flop F1-Fn+1 of a shift register 24a or the like are back-gate structured, and a back bias change-over circuit 25 makes the back-gate voltages VBP, VBN differ in value from each other at the time of the operational state and the stand-by state of the TFT 40P, 40N, respectively.例文帳に追加

シフトレジスタ２４ａのフリップフロップＦ１〜Ｆｎ＋１等を構成するＴＦＴ４０Ｐ，４０Ｎをバックゲート構造とし、バックバイアス切換え回路２５は、バックゲート電極４３Ｐ，４３Ｎに、前記ＴＦＴ４０Ｐ，４０Ｎの動作状態と待機状態とで、バックゲート電圧ＶＢＰ，ＶＢＮをそれぞれ異なる値とする。 - 特許庁

In this scanning circuit equipped with a bidirectional shift resister in which operations of a transfer part transfer gate and a feedback circuit are controlled by four-phase clocks, a delay circuit 101 for delaying control clocks A, B supplied to the transfer part transfer gate 103 relative to control clocks C, D supplied to the feedback circuit 104 is installed.例文帳に追加

４相クロックで転送部トランスファゲート及びフィードバック回路の動作が制御される双方向シフトレジスタを備えた走査回路において、転送部トランスファゲート（１０３）に供給する制御クロック（Ａ、Ｂ）をフィードバック回路（１０４）に供給する制御クロック（Ｃ、Ｄ）に対して遅らせる遅延回路（１０１）を備える。 - 特許庁

At this point, a start pulse STV2 of a light-on/off shift register 301 is made to start after an output enable signal OEV2 of a light-on/off gate signal output control circuit 302 is output, and a light-on/off gate signal (BG1 to BGn) as a scanning signal is not carelessly supplied to pixel circuits.例文帳に追加

このとき点灯オンオフシフトレジスタ３０１のスタートパルスＳＴＶ２は、点灯オンオフゲート信号出力制御回路３０２の出力イネーブル信号ＯＥＶ２が出力された後に、スタートするようにし、走査信号としての点灯オンオフゲート信号（ＢＧ１—ＢＧｎ）が不用意に画素回路に供給されないようにした。 - 特許庁

To provide a semiconductor device compensating negative fixed electric charges generated in a gate insulation film in the case of using Al_2O_3 and Ln_2O_3 for the film and suppressing the shift of a flat band voltage, and to provide the manufacturing method.例文帳に追加

本発明の目的は、ゲート絶縁膜にＡｌ_２Ｏ_３及びＬｎ_２Ｏ_３を用いた場合の膜中に発生する負の固定電荷を補償して、フラットバンド電圧のシフトを抑えた半導体装置とその製造法を提供することにある。 - 特許庁

The potential of TERM1 which is an input/output terminal of the analog switch, the potential of TERM2, and the well and gate potentials of an NMOS switch element are synchronized through level shift buffers 2 and 3 to cancel parasitic capacitance between them.例文帳に追加

アナログスイッチの入出力端であるTERM１の電位とTERM2の電位とNMOSスイッチ素子のウェル電位とゲート電位をレベルシフトバッファ２及び３を介して同期して動作させることによりそれぞれの間にある寄生容量をキャンセルする。 - 特許庁

The double quantum bits expressed by the state of electrical discharging of two Cooper's pair box are combined with a single electron transistor to detect the shift of gate voltage due to current flowing through the transistor according to the state of the electrical discharge.例文帳に追加

２つのクーパー対箱の電荷状態によってあらわされる二重量子ビットを単電子トランジスタに結合して、当該単電子トランジスタに、電荷状態に応じて流れる電流によるゲート電圧のシフトを検出する。 - 特許庁

In a shift switch circuit for performing replacement of a data line, the circuit is provided with a transmission gate circuit 34 for connecting a node N2 corresponding to an (i)th write-in data line and a node N4 corresponding to an (i)th read data line.例文帳に追加

データ線の置換を行なうためのシフトスイッチ回路２２において、ｉ番目の書込データ線に対応するノードＮ２とｉ番目の読出データ線に対応するノードＮ４とを接続するトランスミッションゲート回路３４を設ける。 - 特許庁

Then, in the shift register circuit part 50n at the last stage to the scanning direction, when the transistor NT10n1 is turned on, the transistor NT10n7 is turned off by input of a start signal STV at an H level in a gate.例文帳に追加

そして、走査方向に対して最終段のシフトレジスタ回路部５０ｎにおいて、トランジスタＮＴ１０ｎ１がオンする際には、トランジスタＮＴ１０ｎ７は、ゲートにＨレベルのスタート信号ＳＴＶが入力されることによりオフする。 - 特許庁

To solve the problem that a noise is likely to be generated in an output signal since the potential of an output gate electrode (OG) fluctuates according to a transfer clock due to the capacity coupling of the OG and the final stage transfer electrode in the output edge of a CCD shift register.例文帳に追加

ＣＣＤシフトレジスタの出力端において、出力ゲート電極（ＯＧ）と最終段転送電極との容量結合によりＯＧの電位が転送クロックに応じて変動する結果、出力信号にノイズが生じやすい。 - 特許庁

A leakage current compensation circuit 106 compensates a leakage current generated in an output node 137 of a shift register 100 when the gate line GL is selected, thus preventing erroneous operation from occurring by variations in an output signal.例文帳に追加

リーク電流補償回路１０６は、ゲート線ＧＬが選択状態であるときに、シフトレジスタ１００の出力ノード１３７に生じるリーク電流を補償して、出力信号の変動により誤動作が発生するのを防止する。 - 特許庁