「two's complement」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

NEG negates the number by carrying out the two's complement plus 1 例文帳に追加

NEGは,2の補数+1を実行することによってその数を「負」にする - コンピューター用語辞典

To simplify the circuit scale of a multiplication circuit of two's complement display numbers.例文帳に追加

２の補数表示数の乗算回路の回路規模を簡素化する。 - 特許庁

An adding means 204 adds the partial product representing -A and 0, and outputs -A (two's complement number of A, or one's complement number of A).例文帳に追加

加算手段２０４は、−Ａを表す部分積と０とを加算して、−Ａ（Ａの２の補数またはＡの１の補数）を出力する。 - 特許庁

To provide an improved system and method for performing two's complement operations in a digital signal processor.例文帳に追加

デジタルシグナルプロセッサ内で２の補数演算を実行するための改良されたシステム及び方法を提供する。 - 特許庁

The dx and dy movements are sent as two's-complement, lb (rb) are set when the left (right) button is pressed: center; r c c c c c c c. 例文帳に追加

dx と dyの動きは 2 の補数表示で送られ、左(右)のボタンが押された時には lb(rb)がセットされる。 - JM

The input data (x) of the two's complement form are fetched, LL coefficient data are outputted by the two's complement form and the respective coefficient data of LH, HL and HH are transformed to a code/absolute value form by data form transformation parts 107, 108 and 109 and outputted.例文帳に追加

２の補数形式の入力データｘを取り込み、ＬＬ係数データを２の補数形式で出力し、ＬＨ，ＨＬ，ＨＨの各係数データをデータ形式変換部１０７，１０８，１０９により符号・絶対値形式に変換して出力する。 - 特許庁

In the computation of extrinsic values, computation accuracy the same as the conventional computation is realized by using the alpha and beta metrics by two's complement expression having extended accuracy.例文帳に追加

外因値計算では、拡張された精度を持つ２の補数表現によるアルファおよびベータメトリックを用いて従来と同等の演算精度を実現する。 - 特許庁

The received signals represented by two's complement are converted into signals having no sign, thereby reducing the number of logic circuit elements for calculating the correlation values.例文帳に追加

２の補数表示の受信信号を符号なし信号に変換することにより、相関値算出のための論理回路素子数を低減することができる。 - 特許庁

Gain regulation is performed by the notation of a signed bit and an absolute value and is restored to two's complement notation through an inverse transform circuit 104 before being added to a video image 10.例文帳に追加

符号ビットと絶対値による表現で、ゲイン調整などの処理を行い、映像信号１０に加算前に逆変換回路１０４を通して、２の補数表現に戻す。 - 特許庁

A method of completing a two's complement operation includes receiving a plurality of byte values and splitting the plurality of byte values into a first portion and a second portion.例文帳に追加

２の補数演算を達成する方法は、複数のバイト値を受信することと、複数のバイト値を第１の部分及び第２の部分に分割することとを含む。 - 特許庁

Output 11 from a BPF 100 for a luminance signal 10 is a signed numerical value by two's complement notation and converted through a conversion circuit 102 into a signed bit and an absolute value.例文帳に追加

輝度信号１０に対してＢＰＦ１００の出力１１は、２の補数表現による符号付数値であり、変換回路１０２を通して符号ビットと絶対値に変換される。 - 特許庁

After cumulative addition is performed m+n-1 times according to the clock signal CLK, the lower m+m-1 bits of the cumulative addition value in the data latch circuit 14 is held in a data latch circuit 16, and outputted as a multiplication result Z of two's complement display.例文帳に追加

クロック信号ＣＬＫに従ってｍ＋ｎ−１回の累積加算を行った後、データラッチ回路１４の累積加算値の下位ｍ＋ｎ−１ビットがデータラッチ回路１６に保持され、２の補数表示の乗算結果Ｚとして出力される。 - 特許庁

The method also includes inputting the second portion to a second segment of a second four-to-two compressor and adding two values of one immediately to the right of the second portion in order to carry in a second value of one to the second portion to complete a second two's complement operation.例文帳に追加

この方法はまた、第２の部分を、第２の４対２コンプレッサの第２のセグメントへ入力することと、１からなる第２の値を第２の部分にキャリーインし、第２の２の補数演算を達成するために、第２の部分のすぐ右側に、１からなる２つの値を加えることとを含む。 - 特許庁

Normalized computation processing which is conventionally implemented in the respective blocks of alpha metric computation, beta metric computation and the computation of extrinsic values is removed from the alpha metric computation and the beta metric computation, and computation using two's complement is implemented.例文帳に追加

ターボ復号器を構成する、アルファメトリック計算、ベータメトリック計算および外因値計算の各々のブロックで従来実施されている正規化演算処理を、アルファメトリック計算およびベータメトリック計算から取り除き、代わりに２の補数を用いた計算を行うことにより上記の目的を実現する。 - 特許庁

This multiplication circuit 1 multiplies input signals A by 1-10 and outputs them as output signals B by adding the signal value of one of the two's complement, signal and double of the input signals A and the signal value of one of the double, quadruple and octuple of the input signals A.例文帳に追加

乗算回路１は、入力信号Ａの２の補数、１倍、２倍の何れかの信号値と、入力信号Ａの２倍、４倍、８倍の何れかの信号値を加算することによって、入力信号Ａを１〜１０倍に乗算して出力信号Ｂとして出力する。 - 特許庁

A second comparator 502 decides the smallest one of the two's complement and the output of the first comparator 508 and a third comparator 521 makes data transfer operable by the next data address of the data transfer dimension when the output of the second comparator 506 is equal to the data transfer dimension and invalidates the transfer when it is not.例文帳に追加

第２比較器５０６は２の補数と第１比較器５０８の出力とのうちの最小のものを決定し、第３比較器５２１は第２比較器５０６の出力がデータ転送寸法と等しいときデータ転送寸法の次のデータ・アドレスでデータ転送を動作可能とし、そうでなければ転送を無効にする。 - 特許庁

Further, the method includes inputting the first portion to a first segment of a first four-to-two compressor, performing a first four-to-two compression operation on the first portion to generate a first set of results having a first row and a second row that is offset one bit from the first row, and carrying in a first value of one to complete a first two's complement operation.例文帳に追加

更に、この方法は、第１の部分を、第１の４対２コンプレッサの第１のセグメントへ入力することと、第１の部分について、第１の４対２圧縮演算を実行し、第１のロウと、第１のロウから１ビットオフセットした第２のロウとを有する第１の結果のセットを生成することと、１からなる第１の値を送り、第１の２の補数演算を達成することとを含む。 - 特許庁