ページ制御ブロックの英語

フラッシュメモリ制御部１１は、消去領域ポインタ記憶領域１３ｂにアクセスして、データ消去要求による消去対象のデータが記憶される領域、つまり、物理ブロックアドレス“３”が対応付けられた物理ブロックの０ページ目から３１ページ目までの３２ページ分の領域を仮想消去領域として設定する。例文帳に追加

The flash memory control part 11 accesses a deletion area pointer storage area 13b, and sets an area in which data to be deleted by the data deletion request is stored, that is, an area of 32 pages from the O page to the 31 page of the physical block associated by the physical block address 3 as a virtual deleted area. - 特許庁

入力されたページベクタ画像データをブロックベクタ画像データに変換させ、当該変換されたブロックベクタ画像データを記憶手段に記憶させ、記憶手段に記憶されているブロックベクタ画像データを展開して得られるラスタ画像データを出力させるように、装置内での処理対象の画像データの転送を制御する。例文帳に追加

The image processor converts input page-vector image data to block-vector image data, stores the converted block-vector image data into a memory means, and controls the transfer of the image data objective to be processed in an apparatus so as to output raster image data obtained by developing the block-vector image data stored in the memory means. - 特許庁

ホストコンピュータ１０２より受信する記録データをＭＰＵ３１７が個別ブロックデータとしてＲＡＭ３１２上で個別に登録管理しつつ、並行して該登録された登録データ管理ブロックに対する印刷状態を印刷管理ブロックで個別に管理して記録ヘッド３１６によるページの記録データ処理を制御する構成を特徴とする。例文帳に追加

In parallel with receiving recording data from a host computer 102 and registering and controlling them individually as reference block data on a RAM 312 by an MPU 317, the printing status of the registered data control blocks is controlled individually by the printing control blocks to control the processing of recording data of pages by recording heads 316C, 316M, 316Y and 316K. - 特許庁

ページ長を必要としない用途に適用される場合には、最小限のメモリブロック（２）のみ活性化することで低消費電力化を図り、ページ長を必要とされる用途に適用される場合には、それに応じて所望の個数のメモリブロック（２）を活性化するようアドレスプリデコーダ回路（４）および制御信号発生回路（６）にプログラム回路を設ける。例文帳に追加

An address predecoding circuit 4 and a control signal generating circuit 6 are provided with a program circuit, so as to lower the power consumption by activating only an irreducible memory block 2 for use, wherein page length is not necessary and activate a desired number of memory blocks for use in which page length is required. - 特許庁

ページ、ブロック単位で書き込み、消去がそれぞれ行われるフラッシュメモリと、フラッシュメモリを制御するコントローラと、を具備する記憶デバイスへのアクセス頻度を評価する評価装置。例文帳に追加

This evaluation system evaluates access frequency to a memory device which is provided with a flash memory in which writing and erasing are performed page by page and block by block basis and a controller which controls the flash memory. - 特許庁

ページから得られる表ブロックにおける空白部を詰めて、無駄な印刷を抑えることができる情報処理装置、情報処理装置の制御方法、及びコンピュータプログラムを提供する。例文帳に追加

To provide an information processing apparatus for preventing unnecessary printing by reducing blanks in a table block obtained from a page, a method for controlling the information processing apparatus, and a computer program. - 特許庁

ブロック、ページの構造が異なるフラッシュメモリを連続的に評価検査することを可能にしたフラッシュメモリ制御装置およびフラッシュメモリ検査装置を提供することを目的とする。例文帳に追加

To provide a flash memory controller and a flash memory inspection device for continuously evaluating and inspecting flash memories whose block and page structures are different. - 特許庁

一方、撮像素子７にて得られたページデータは制御部２の変調テーブル１２により、ブロックパターンの形式から信号ビット列の形式に復調され、出力される。例文帳に追加

Meanwhile, the page data obtained in an image pickup element 7 are demodulated to a form of signal bit column from a form of block pattern by the modulation table 12 of the control section 2. - 特許庁