不揮発データ保持機能付きスタティック・ランダム・アクセス・メモリ及びその動作方法例文帳に追加

STATIC RANDOM ACCESS MEMORY WITH NON-VOLATILE DATA HOLDING FUNCTION AND ITS OPERATING METHOD - 特許庁

プリチャージ動作が速く、且つ、チップ面積が小さい半導体スタティックメモリを提供する。例文帳に追加

To provide a semiconductor static memory of which the pre-charge operation is fast and chip area is small. - 特許庁

動作タイミングを容易に最適化することができ、動作マージンが高いスタティック型半導体記憶装置を提供する。例文帳に追加

To provide a static semiconductor memory device which can easily optimize the operation timing and has a high operation margin. - 特許庁

アクティブモードの間減少した漏洩電流を有するスタティックランダムアクセスメモリ及びその動作方法例文帳に追加

STATIC RANDOM ACCESS MEMORY HAVING DECREASED LEAKAGE CURRENT DURING ACTIVE MODE, AND ITS OPERATING METHOD - 特許庁

スタティック型半導体メモリの動作マージン不良をメモリセル特性に応じて最適に調整する。例文帳に追加

To optimally adjust the faulty operating margin depending on the memory cell characteristics in a static semiconductor memory. - 特許庁

半導体記憶装置、特にスタティック・ランダム・アクセスメモリ（ＳＲＡＭ）のリード動作の高速化を実現すること。例文帳に追加

To realize high speed of read-operation of a semiconductor memory, especially, a static random access memory(SRAM). - 特許庁

読み出し及び書き込み動作時におけるスタティックノイズマージン（ＳＮＭ）を改善できるメモリセルを有する半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device having a memory cell capable of improving a static noise margin (SNM) when a reading/writing operation. - 特許庁

アクティブモードの間、減少した漏洩電流を有するスタティック・ランダム・アクセス・メモリ(SRAM)及びその動作方法を提供すること。例文帳に追加

To provide a static random access memory (SRAM) having a decreased leakage current during an active mode and to provide its operating method. - 特許庁

動作記述から、発振等の不安定状態になる可能性がなく、スタティックタイミング解析が容易なＲＴＬ回路を自動設計する。例文帳に追加

To automatically design an RTL circuit for facilitating static timing analysis without any possibility of falling into the instable state of oscillation or the like from an operation description. - 特許庁

トランジスタ特性のばらつきや動作環境の変化があっても、スタティックノイズマージンを改善することができるようにする。例文帳に追加

To improve static noise margin even when there are variation in transistor characteristic and operating environment. - 特許庁

チャージポンプはプルアップおよびプルダウン回路の動作に関連したスタティック位相誤差を最小限にするように設計される。例文帳に追加

The charge pump is designed to minimize the static phase error associated with the operation of the pull-up and pull-down circuits. - 特許庁

スタティックノイズマージンを確保して、低消費電力で、かつ、１Ｖ以下の低電圧で動作するＳＲＡＭを提供する。例文帳に追加

To provide an SRAM (Static Random Access Memory) which has low power consumption and is operated by low voltage of 1 V or less while securing static noise margin. - 特許庁

スタティックセンス動作では、センスノードＳＮに電流負荷ＩＲｅｆを接続した状態で読み出しを行う。例文帳に追加

In the static sensing operation, the reading is carried out while a current load IRef is connected to the sense node SN. - 特許庁

スタティック型メモリセルの書込特性動作を改善、および下限電圧特性および安定性を向上する。例文帳に追加

To improve write-in characteristic operations of a static type memory cell and to improve the lower limiting voltage characteristic and stability. - 特許庁

レイアウト面積の縮小・低消費電力動作を実現するスタティック型半導体記憶装置の提供。例文帳に追加

To provide a static semiconductor memory device of which a layout area is reduced and which is operated with lower power consumption. - 特許庁

動作可能な電源電圧幅を拡大することが可能なスタティック型半導体記憶装置を提供する。例文帳に追加

To provide a static semiconductor memory in which a power source voltage range being operable can be widened. - 特許庁

スタティック型ランダムアクセスメモリ（ＳＲＡＭ）のようなフリップフロップ型のメモリセルの動作マージンを拡大する。例文帳に追加

To enlarge the operation margin of a memory cell of a flip-flop type such as a static type random access memory (SRAM). - 特許庁

動作テストにおいてスタンバイ電流不良のメモリセルを検出できるスタティック型半導体記憶装置を提供する。例文帳に追加

To provide a static type semiconductor memory in which a memory cell whose standby current is defective can be detected in an operation test. - 特許庁

光ディテクタは例えば、初期化動作でスタティックラッチ（１２０）に第１状態を保持し、第１状態のスタティックラッチを構成する非導通状態の半導体素子（１１２，１１３）に光が照射されて第２状態に反転する構成を備え、光ディテクタをメモリセルアレイに複数個配置する。例文帳に追加

The photodetector, for instance, is constituted so as to hold a first state in a static latch (120) by initializing action, and to reverse it to a second state when light is irradiated onto semiconductor elements (112, 113) in a non-conductive state constituting the first state static latch. - 特許庁

従来、通常モードのために、スタティック動作を行うデータバス線を設け、試験動作モードのために、ダイナミック動作を行うデータバス線を別に設けていたが、本発明では、同じデータバス線を用い、通常動作モードではスタティック動作をさせ、試験動作モードでは、ダイナミック動作をさせるようにする。例文帳に追加

Hitherto, a data bus line performing static operation is provided for a normal mod and a data bus line performing dynamic operation is provided separately for a test operation mode, but in this device, the same data bus line is used, static operation is performed in the normal operation mode, and dynamic operation is performed in the test operation mode. - 特許庁

読み出し制御回路は、読み出し動作の指示に応答して不揮発性記憶回路にスタティックラッチ動作の動作電源を供給し、ラッチ動作の完了後に動作電源の供給を断つ。例文帳に追加

The read control circuit supplies an operating power of a statically latching operation to the nonvolatile memory circuit in response to an instruction of a reading operation, and disconnects the supply of the power after the latching operation is completed. - 特許庁

トランジスタ特性バラツキの影響を低減し、かつデータ書き込み動作マージンを確保するができ、スタティックメモリセルを低電圧で安定動作させることが可能な半導体記憶装置およびその動作方法を提供する。例文帳に追加

To provide a semiconductor memory device and an operation method thereof for reducing influence of variation in transistor characteristics, securing a margin for data writing operation, and stably operating a static memory cell at a low voltage. - 特許庁

スタティック回路などにおいて、動作状態において回路が設定した信号を非動作状態でも保持しながら、回路の非動作状態において電源電圧を極めて低い電位に設定して、低消費電力化を図る。例文帳に追加

To reduce consumption power by setting a power source voltage at a very low potential in a non-operating state of a circuit while a signal which the circuit has set in an operating state is held in the non-operating state, in a static circuit or the like. - 特許庁

半導体集積回路は、一対の電源配線（１０，１１）と、複数個のスタティックメモリセル（１８）と、前記電源配線から前記スタティックメモリセルに印加する動作電圧を制御する電圧制御回路（２０）と、前記電源配線の電圧をモニタするモニタ回路（２１）と、動作モードを制御するモード制御回路（５）と、を含む。例文帳に追加

This semiconductor integrated circuit comprises a pair of power source wiring (10, 11), a plurality of static memory cells (18), a voltage control circuit (20) for controlling an operation voltage to be applied to the static memory cells from the power source wiring, a monitor circuit (21) for monitoring the voltage of the power source wiring, and a mode control circuit (5) for controlling an operation mode. - 特許庁

半導体集積回路は、一対の電源配線（１０，１１）と、複数個のスタティックメモリセル（１８）と、前記電源配線から前記スタティックメモリセルに印加する動作電圧を制御する電圧制御回路（２０）と、前記電源配線の電圧をモニタするモニタ回路（２１）と、動作モードを制御するモード制御回路（５）と、を含む。例文帳に追加

The semiconductor integrated circuit includes: a pair of power source wirings (10, 11), a plurality of static memory cells (18), a voltage control circuit (20) for controlling an operation voltage to be applied to the static memory cells from the power source wiring, a monitor circuit (21) for monitoring the voltage of the power source wiring, and a mode control circuit (5) for controlling an operation mode. - 特許庁

定常電流を用いたスタティック動作でなく、ＭＯＳトランジスタＴｒ１とキャパシタＣ１を用いたダイナミック動作で２つの入力信号の比較を行う。例文帳に追加

The comparator compares two input signals through dynamic operation using a MOS transistor Tr1 and a capacitor C1, not through static operation using the stationary current. - 特許庁

安定なプリチャージ動作とチップ面積の縮小とを同時に可能とし、且つ、プリチャージ動作時の消費電力が小さい半導体スタティックメモリを提供する。例文帳に追加

To provide a semiconductor static memory capable of performing stable pre-charge operation and reducing chip area simultaneously and reduced in power consumption at the time of pre-charge operation. - 特許庁

ダイナミックな（動的な）動作時の負荷への十分な電流供給と、スタティックな（静的な）動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが可能な演算増幅器を提供する。例文帳に追加

To provide an operational amplifier supplying sufficient currents to a load during dynamic operation, reducing power consumption during static operation, reducing offset and reducing distortion. - 特許庁

ダイナミックな（動的な）動作時の負荷への十分な電流供給と、スタティックな（静的な）動作時の消費電力の低減と、オフセットの低減と、歪みの低減とが可能な差動演算増幅器を提供する。例文帳に追加

To provide a differential operational amplifier capable of sufficiently supplying a current to a load in a dynamic operation, decreasing the power consumption in a static operation, reducing the offset, and reducing the distortion. - 特許庁

スタティックカラムモードなどの高速動作モードを有した非同期仕様の擬似ＳＲＡＭを搭載した半導体集積回路装置を提供することを目的としている。例文帳に追加

To provide a semiconductor integrated circuit device which mounts an asynchronous pseudo-SRAM having a high-speed operation mode, such as static column mode. - 特許庁

スタティック型の冗長判定動作を行なう際の消費電流を低減することができる半導体記憶装置、及び冗長判定方法を提供すること例文帳に追加

To provide a semiconductor memory device and a redundancy judging method in which current consumption can be reduced when redundancy discriminating operation of a static type is performed. - 特許庁

ＳＲＡＭメモリセルを構成するトランジスタ動作の非対称性の評価を、スタティックノイズマージンを算出することなく、短時間でかつ容易に行う。例文帳に追加

To perform evaluation of asymmetry of operation of transistors constituting a SRAM memory cell without calculating a static noise margin in a short time easily. - 特許庁

スタティックミキサ２６に接続された混合液ホース２８の途中部に流量計３５を設け、前記流量計３５の計測結果に基づきスプレイガン２９の吐出動作の実行及び停止を検出する。例文帳に追加

The midway part of a mixed liquid hose 28 connected to a static mixer 26 is provided with a flowmeter 35, and the performance and stop of the discharging operation in a spray gun 29 are detected based on the measured result by the flowmeter 35. - 特許庁

スタティック・ランダム・アクセス・メモリと互換性を有するインターフェイスを有しかつ安定に内部動作を行なうことのできるリフレッシュ制御フリーのダイナミック型半導体記憶装置を提供する。例文帳に追加

To provide a dynamic type semiconductor memory device being refresh-controlled, or not which has an interface having interchangeability with a static random access memory and can perform stably internal operation. - 特許庁

画素回路４００は有機発光ダイオード（ＯＬＥＤ）７０とＯＬＥＤ７０の動作状態を表わすデータを格納するスタティック・メモリ１０とを備えている。例文帳に追加

A pixel circuit 400 comprises an organic light-emitting diode (OLED) 70 and a static memory 10 for storing data that represents the operating state of the OLED 70. - 特許庁

プログラマブルコントローラの動作中にはバックアップ電源系統からスタティックＲＡＭへの電源供給が行われないようにした、プログラマブルコントローラを提供する。例文帳に追加

To provide a programmable controller that the supply of power from a backup power system to a static RAM is not executed during the operation of the programmable controller. - 特許庁

低電源電圧において、スタティック型回路を用いた場合よりＣＭＯＳ回路を高速動作させ、スリープ時は低しきい値電圧を有するＭＯＳトランジスタに起因する静的リーク電流を削減する。例文帳に追加

To operate a CMOS circuit at a higher speed than in a case where a static-type circuit is employed at low supply voltage, thereby reducing static leak current caused by MOS transistor having low threshold voltage during a sleep mode. - 特許庁

アレイのメモリセル(13)の密度が最適化され、読出し及び書込み動作のためのメモリセル(13)に対するアドレス指定の速度において最大限の速度を有するスタティックランダムアクセスメモリ(SRAM)セル(99)が提供される。例文帳に追加

Density of a memory cell 13 of an array is optimized, and an SRAM cell 99 having a maximum speed in speed of specifying an address for the memory cell 13 for read and write operations is provided. - 特許庁

不揮発データ保持機能付きスタティック・ランダム・アクセス・メモリ及びその動作方法に関し、不揮発データ保持機能を持たせることによって、さらなる低消費電力化、低価格化を実現する。例文帳に追加

To provide a static random access memory with a non-volatile data holding function and its operating method, where a static random access memory is made to have the non-volatile data holding function so as to be further reduced in power consumption and manufacturing cost. - 特許庁

負性抵抗デバイス対１５が双安定動作を行う２つの電圧に対応してセル容量の電荷量が決まるために、スタティックに情報を保持することが可能になる。例文帳に追加

As the quantity of the electric charges of the cell capacitor is decided corresponding to two voltages by which the pair of negative resistance devices 15 perform a bi-stable operation, information can be held statically. - 特許庁

ビット線などの寄生容量を減少させてセルの動作速度を向上させ、また、接地ラインに誘起される電圧降下を抑制して低電圧特性を改善させられるスタティックセルを提供する。例文帳に追加

To provide a static cell which can decrease a parasitic capacitance of a bit line, etc., to improve its operational speed, and can suppress a drop in a voltage induced in a grounding line to improve its low voltage characteristics. - 特許庁

スタティックバーインテスト装置を用いたバーインテストにおいて、シリアルモードとパラレルモードを順次切り替えて動作させることにより、テストカバレージの大きな高品質な選別を行なう。例文帳に追加

To conduct selection of high quality having wide test coverage by switching in order a serial mode and a parallel mode to be operated, in a burn-in test using a static burn-in test device. - 特許庁

ＭＯＳトランジスタから成るスタティックメモリセルの低電圧動作に伴うサブスレッショルド電流の増加と電圧マージンなどの低下を抑制する。例文帳に追加

To suppress an increase in subthreshold voltage and a reduction in voltage margin accompanying a low-voltage operation of a static memory cell composed of a MOS transistor. - 特許庁

高速読出のスタティックＲＡＭからなる低電圧電源使用の半導体集積回路装置及び高速動作の論理回路からなる低電圧電源使用の半導体集積回路装置を提供すること。例文帳に追加

To provide a semiconductor integrated circuit device which comprises a static RAM of high speed read-out and uses a low voltage power source, and a semiconductor integrated circuit device which comprises a logic circuit of high speed operation and uses a low voltage power source. - 特許庁