意味 | 例文 (19件) |
バイナリカウンタの英語
追加できません
(登録数上限)
「バイナリカウンタ」を含む例文一覧
該当件数 : 19件
第1のバイナリカウンタ(nビット)と,第2のバイナリカウンタ(n+kビット)と,タイミング制御回路とを備える。例文帳に追加
The impedance control circuit comprises a first binary counter ((n) bits), a second binary counter (n+k bits) and a timing control circuit. - 特許庁
バイナリカウンタは,同期カウンタかリップルカウンタのいずれかである.例文帳に追加
Binary counter can be either a synchronous counter or a ripple counter.発音を聞く - コンピューター用語辞典
ジョンソンカウンタ型分周回路とバイナリカウンタ型分周回路とを組み合わせる。例文帳に追加
A Johnson counter frequency divider circuit and the binary counter frequency divider circuit are combined. - 特許庁
第1のバイナリカウンタは、整合回路のレプリカにnビットのインピーダンス制御コードを順次送出する。例文帳に追加
The first binary counter sequentially sends out an impedance control code of (n) bits to a replica of a matching circuit. - 特許庁
アップダウン機能を持つバイナリカウンタ120にて入力信号111の“Hレベル”、“Lレベル”期間がそれぞれ測定される。例文帳に追加
The periods of the 'H level' and the 'L level' in the input signal 111 are counted respectively by the binary counter 120 having an up and down function. - 特許庁
その際、エッジ検出回路1から検出信号がくるたびにバイナリカウンタ3の値を後段のラッチ4にシフトする。例文帳に追加
At this time, each time a detecting signal arrives from the edge detecting circuit 1, the value of the binary counter 3 is shifted to the latch 4 of the following step. - 特許庁
映像信号電圧とリセット電圧の差分をA/D変換するA/D変換器をバイナリカウンタを用いて構成する。例文帳に追加
To constitute an A/D converter which performs A/D conversion of difference between an image signal voltage and a reset voltage by a binary counter. - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解!
「バイナリカウンタ」を含む例文一覧
該当件数 : 19件
タイミング制御回路は、この一連の制御を2^k回繰り返して行い、第2のバイナリカウンタの上位nビット出力を取り込む。例文帳に追加
A timing control circuit performs a series of the control iteratively 2^k times and a high-order (n)-bit output of the second binary counter is fetched. - 特許庁
制御回路6は、入力ポインタ信号IPを生成するシフトレジスタ6aと、出力ポインタ信号OPを生成するバイナリカウンタ6bを含む。例文帳に追加
The control circuit 6 includes: a shift register 6a for generating an input pointer signal IP; and a binary counter 6b for generating an output pointer signal OP. - 特許庁
リングシフトレジスタを用いることで、最下位ビットから最上位ビットにキャリー(桁上げ)が生じることがなく、バイナリカウンタよりもトグルビット数の最大値を確実に少なくできる。例文帳に追加
The usage of the ring shift register reliably reduces the maximum value of the number of toggle bits compared with a binary counter without generating a carry from the lowest bit to the highest bit. - 特許庁
エッジ検出回路1により受信データのエッジを検出するとともに、固定発振器2の発振出力をバイナリカウンタ3により分周して複数段のシフトレジスタ5を構成している複数のラッチ4に取り込む。例文帳に追加
Edge of reception data is detected by an edge detecting circuit 1, and the oscillated output of a fixed oscillator 2 is fetched into plural latches 4 composing shift registers 5 of plural steps, while dividing its frequency through a binary counter 3. - 特許庁
バイナリカウンタ1、比較回路2、カウンタ3、インバータ4及びAND回路5,6は、設定データD0〜D5に応じたデューティー比のパルス幅変調信号CTL1,CTL2を出力する。例文帳に追加
A binary counter 1, a comparator circuit 2, a counter 3, an inverter 4, and AND circuits 5, 6 output pulse width modulated signals CTL1, CTL2 of duty ratios in accordance with set data D0-D5. - 特許庁
第2のバイナリカウンタは、整合回路のレプリカの出力とレファレンス電圧との比較結果に基づき、比較結果が1となる回数をカウントする。例文帳に追加
The second binary counter counts how many times a comparison result becomes "1" on the basis of the comparison results of outputs of replicas of the matching circuit and a reference voltage. - 特許庁
バイナリカウンタ47は、CLK2に応じて、D−FF21,32,34,36から出力される複数の入力データを、CLK2毎に順次選択するための選択信号48を出力する。例文帳に追加
Corresponding to the CLK2, a binary counter 47 outputs a select signal 48 for successively selecting plural pieces of input data outputted from the D-FF 21, 32, 34 and 36 for each CLK2. - 特許庁
オン/オフ区間選択部13、0/1信号選択部12で選択されたタイマバッファ8の値をラッチするバイナリカウンタ3がカウント実行した時点でオーバーフロー信号9を発生しゲート信号6が生成される。例文帳に追加
At a point of time when a binary counter 3 latching a value of a timer buffer 8 selected by an ON/OFF period section 13 and a 0/1 signal selection section 12 executes counting, the binary counter 3 generates an overflow signal 9 and a gate signal 6. - 特許庁
|
意味 | 例文 (19件) |
|
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
「バイナリカウンタ」のお隣キーワード |
weblioのその他のサービス
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |