この復旧の際に、パリティデータによって保存データをチェックする。例文帳に追加

In this restoration, saved data are checked by the parity data. - 特許庁

パリティデータが正確に保存されていた場合には遊技状態復旧処理が実行される。例文帳に追加

In the case that the parity data are accurately preserved, a game state restoration processing is executed. - 特許庁

パリティデータが正確に保存されていた場合には遊技状態復旧処理が実行される。例文帳に追加

If the parity data has been preserved securely, the processing for restoring the game state is executed. - 特許庁

また、ディスク入出力制御部１５０は、論理ディスク装置で管理されるライトデータをＲＡＩＤ部１６０に保存する場合、ライトデータのパリティをパリティ計算部１８０に計算させ、当該計算させたパリティと、パリティ領域に保存されたパリティとが一致するか否かを判断し、一致すると判断した場合、ライトデータ及びパリティを合わせた５２０バイトのデータをＲＡＩＤ部１６０に保存する。例文帳に追加

When the write data managed by the logical disk device is stored in a RAID section 160, a disk input/output control section 150 causes a parity calculation section 180 to calculate parity of the write data, determines whether the calculated parity matches the parity stored in the parity region or not, and stores combined data of 520 bytes of the write data and the parity in the RAID section 160 when it is determined to match. - 特許庁

ＣＰＵ１６は、復号としてパリティ検査行列と受信データとを掛けて得られたベクトルのうち、値が”１”である数をパリティエラー数として記憶し、かつ、このパリティエラー数に対応する硬判定結果情報を出力候補情報保存領域２６に記憶する。例文帳に追加

A CPU 16 stores the number of values being "1" as the number of parity errors among vectors obtained by multiplying a parity check matrix by received data as decoding and also stores hard decision result information corresponding to the number of parity errors in an output candidate information storage area 26. - 特許庁

キャッシュ制御部１３０は、ホストからライトデータを受信した場合、論理ディスク装置によって５１２バイトでライトデータを管理するとともに、このライトデータのパリティをパリティ領域１１４に保存する。例文帳に追加

When write data is received from a host, a cache control section 130 manages the write data for each 512 bytes using a logical disk device, and stores parity of the write data in a parity region 114. - 特許庁

米国の物理学者（中国生まれ）で、パリティーの保存の原則反証をあげる際にリー・ツンダオと協力した（1922年生まれ）例文帳に追加

United States physicist (born in China) who collaborated with Tsung Dao Lee in disproving the principle of conservation of parity (born in 1922)発音を聞く  - 日本語WordNet

これにより、パリティチェック行列がメモリに保存されないため、エンコーダ及びデコーダに必要なメモリの容量を減少させうる。例文帳に追加

Thus, the parity check matrix is not stored in a memory, thereby reducing memory capacity required for an encoder and a decoder. - 特許庁

次の化学式からなるポリシランである化合物の側鎖基を非対称化した、パリティ非保存性を有する光学活性物質とする。例文帳に追加

The optically active substance having a parity non-conserving property is obtained by desymmetrizing the side-chain group in a compound which is a polysilane composed of chemical formula. - 特許庁

そして、この復号を所定回数行った後に、受信データの訂正が不能とＣＰＵ１６によって判別された場合は、出力候補情報保存領域２６に記憶されたパリティエラー数のうち、最小値であるパリティエラー数を判別し、このパリティエラー数に対応する硬判定結果情報を読み出し、復号結果として出力する。例文帳に追加

When the CPU 16 determines that the received data is uncorrectable after performing the decoding the prescribed number of times, the number of parity errors being a minimum value is determined among the numbers of parity errors stored in the output candidate information storage area 26, hard decision result information corresponding to the number of parity errors is read and outputted as a decoding result. - 特許庁

また、データは分割され、パリティを付加した複数の分散データとして各端末上に保存されることにより、データが一部欠落してもデータを復元できる。例文帳に追加

The data is divided, and is preserved on the respective terminals as a plurality of parity-added dispersive data so that the data can be restored even if the data partially lacks. - 特許庁

ＥＣＣエンジン３５０は、マスキング動作を行うマスキングモード中に、アップデートされる第１領域及び前記マスキング動作によって保存される第２領域を含むノーマルデータを利用して前記パリティデータを計算する。例文帳に追加

The ECC engine 350 calculates the parity data using the normal data including a first area that is to be updated and a second area that is to be saved by the masking operation in a masking mode for masking operation. - 特許庁

ＥＣＣメモリモジュールを構成するメモリ素子中の一部とパリティビットを保存するための素子を、２倍のデンシティ及び２倍のビット構成を有するメモリ素子を利用して統合構成して実装するＥＣＣメモリモジュールである。例文帳に追加

The ECC memory module 500 is configured such that part of memory elements 501, 502, 503 constituting the ECC memory module and an element for storing parity bits are integrated and mounted by using a memory element with twice the density and twice the bit configuration. - 特許庁

それぞれの演算段階で入力データのインデックス値から得られるパリティ値によって分類されて２個のシングルポートメモリに保存されたＮポイントのデータ対に対して一つのクロックサイクルごとに２回のｒａｄｉｘ−２ バタフライ演算を行ってその演算結果を２個のシングルポートメモリに保存することによって、ＦＦＴ演算を行う高速フーリエ変換（ＦＦＴ）プロセッサ。例文帳に追加

The fast Fourier transformation (FFT) processor performs twice radix-2 butterfly computation for every one clock cycle to a pair of data of N points which is classified by a parity value obtained from an index value of input data in each computing step and stored in two single port memories, stores an computing result in the two single port memories to perform FFT operation. - 特許庁

ＣＰＵ１４を用いて記憶部からＲＡＭ２０へロードされた制御プログラムを実行することで運転制御される安全エレベータにおいて、ＲＡＭ２０のメモリ・エラーを検出する検出回路（パリティビット生成回路１６，パリティチェック回路１７）と、メモリ・エラーが発生したことを記録するログ保存回路１９と、を備え、メモリ・エラーが発生した場合、記憶部に格納されたデータによりメモリ・エラーの訂正を行う。例文帳に追加

The safety elevator, the operation of which is controlled by executing a control program loaded by CPU 14 from a memory unit to RAM 20, comprises a detection circuit that detects a memory error in RAM 20 (a parity bit generating circuit 16 and a parity check circuit 17) and a log storing circuit 19 that records that a memory error has occurred and corrects the memory error by data stored in the memory unit when the memory error has occurred. - 特許庁