プロセッサ制御ブロックの英語

音声通話処理回路３０をデジタル・シグナル・プロセッサ（ＤＳＰ）のような単一のプロセッサで構成し、ＤＳＰのハードウェアを専用のソフトウェアで制御することによって同時通話処理ブロック３１及び音声生成ブロック３２を実現している。例文帳に追加

A voice speech processing circuit 30 is configured with a single processor such as a digital signal processor(DSP), and a simultaneous speech block 31 and a voce generating block 32 are realized by controlling the hardware of the DSP with an exclusive software program. - 特許庁

本プロセッサは、実行ユニットとキャッシュとキャッシュブロックを主記憶からキャッシュに転送する主記憶制御部とキャッシュブロックの転送指示を主記憶制御部に出力するマルチブロックプリフェッチ制御部とを有する。例文帳に追加

The processor has a main storage control part for transferring an execution unit, a cache and a cache block from a main storage to a cache, and a multiblock prefetch control part for outputting a transfer instruction of a cache block to the main storage control part. - 特許庁

制御ユニット９は、ソースコイル３ｇ、マーカプレート１２の３つのコイル及び体外コイル１３を駆動する駆動ブロックと、センスコイル８ｈが受信した信号を検出する検出ブロックと、検出ブロックで検出した信号を信号処理するホストプロセッサとから構成される。例文帳に追加

A control unit 9 comprises a drive block for driving the source coil, the three coils of the marker plate 12 and the extracorporeal coil 13, a detecting block for detecting the signals received by sense coils and a host processor for executing the signal processing of the signals detected by the detecting block. - 特許庁

また、構築ブロックは、プロセッサに接続された外部制御バス（７２８）も含むことができ、外部制御バス・コネクタ（７３０）は、多機能スライスの外側から外部制御バスへの直接アクセスを可能にする。例文帳に追加

Furthermore, the building block can also include an external control bus (728) connected to the processor and an external control bus connector (730) enables direct access to the external control bus from the outside of the multi-function slice. - 特許庁

構築ブロック（７００）は、電子無線システム多機能スライスにおいて用いられ、複数の送受信機（７０４〜７１０）と、送受信機に結合されたプロセッサ（７０２）と、プロセッサおよび送受信機間に結合されたローカルＲＦ制御バス（７２６）とを含む。例文帳に追加

A building block (700) is used for an electronic radio system multi-function slice, and includes transmitter-receiver sets (704-710), a processor (702) coupled with the transmitter-receiver sets, and a local RF control bus (726) that is coupled between the processor and the transmitter-receiver sets. - 特許庁

統合プロセッサ（ＩＰ）・ブロック、ルータ、メモリ通信制御装置およびネットワーク・インターフェース制御装置を含むネットワーク・オン・チップ（ＮＯＣ）を提供すること。例文帳に追加

To provide a network on chip (NOC) that includes integrated processor (IP) blocks, routers, memory communications controllers, and network interface controllers. - 特許庁

スレッド性能の精細な制御のために、マルチスレッドプロセッサのディスパッチ時にスレッドをブロックする方法、コンピュータプログラム、および装置を提供する。例文帳に追加

To provide a method for blocking threads upon dispatch of a multithread processor, computer program, and device for controlling thread performance minutely. - 特許庁

スレッドがマルチプロセッサ・システムで実行される場合、オペレーティング・システムまたはハイパーバイザは、スレッドの実行特徴を連続して習得し、スレッド特有の制御ブロック内に情報を保存する。例文帳に追加

When threads are executed in the multiprocessor system, an operating system or a hypervisor continuously learns the execution characteristics of the threads, and saves information in thread-specific control blocks. - 特許庁