遅上がりの英語

レベル変換回路における立ち上がりエッジの遅れと立ち下がりエッジの遅れとの差を縮小する。例文帳に追加

To provide a level conversion circuit wherein a difference between a delay in a leading edge and a delay in a trailing edge is reduced. - 特許庁

データ信号の立ち上がりエッジと立ち下がりエッジとの間の定常的な遅延の差を小さくする。例文帳に追加

To decrease a difference of steady delays between a rising edge and trailing edge of a data signal. - 特許庁

従って、可変遅延回路３の遅延時間を周期の分だけ遅延し、その半分の遅延時間から立ち上がりを生成するので、デューティサイクルを５０％にすることができる。例文帳に追加

Thus, the delay time of the variable delay circuit 3 is delayed only for a cycle, and the rising is generated from the half delay time so that a duty cycle can be set so as to be 50%. - 特許庁

パルスの立上がりと立下り遅延時間を独立して調整することのできる遅延回路を備えた信号処理装置を得る。例文帳に追加

To provide a signal processing apparatus with a delay circuit capable of independently adjusting rise delay time and fall delay time of a pulse. - 特許庁

シフト操作時の際に点火時期を遅角補正することで、ＩＳＣ弁の閉動作遅れによるエンジン回転数の吹き上がりを抑制する。例文帳に追加

The blow-up of an engine speed due to the closing action delay of an ISC valve can be the suppressed by spark-delayably correcting the ignition timing at the time of shift operation. - 特許庁

第一の遅延挿入回路３は立ち上がりエッジ検出回路１の出力を時間ＴＤだけ遅延させて出力する。例文帳に追加

A first delay inserting circuit 3 delays the output of the rising edge detecting circuit 1 by only a time TD and outputs it. - 特許庁

遅延時間決定用トランジスタＭ６，Ｍ８と電流出力用トランジスタＭ２との立ち上がり遅延時間は、同じに設定されている。例文帳に追加

A leading delay time of delay time deciding TRs is set to the same as that of a current output TR M2. - 特許庁

遅延クロック信号Ｚを反転させた遅延反転クロック信号Ｕの立ち上がりエッジで動作する擬似乱数生成回路９により、遅延クロック信号Ｘ，Ｙ，Ｚの中から遅延クロック信号をランダムに選択する遅延クロック選択信号Ｓを生成する。例文帳に追加

By a pseudo-random number generation circuit 9 operating at a rising edge of a delay inversion clock signal U formed by inverting the delay clock signal Z, a delay clock selection signal S randomly selecting a delay clock signal from the delay clock signals X, Y, Z is generated. - 特許庁