Interrupt Request Levelとは 意味・読み方・使い方

The interrupt control circuit 101 compares the interrupt priority level of the interrupt request in an interruption standby status with the interrupt priority level of the current interrupt operation under processing, and issues an interrupt processing request by giving priority to an interrupt request whose interrupt priority level is higher than the interrupt priority level of the current interrupt operation under processing changed to a low level.例文帳に追加

割り込み制御回路１０１は、割り込み待ち状態となっている割り込み要求の割り込み優先レベルと現在処理中の割り込み動作の割り込み優先レベルとを比較して、低いレベルに変更された現在処理中の割り込み動作の割り込み優先レベルより高い割り込み要求を優先して割り込み処理要求を出す。 - 特許庁

A CPU control part receives an interrupt request IRQ_2, changes a priority level to "10" in accordance with the priority level of the interrupt request IRQ_2 and executes a task 1.例文帳に追加

ＣＰＵ制御部は、割込み要求ＩＲＱ＿２を受けて、割込み要求ＩＲＱ＿２の優先レベルに応じて優先レベルを「１０」に変更しタスク２を実行する。 - 特許庁

An interrupt request delay control circuit 126 is provided which delays the timing of output of a signal level indicating the interrupt requested state to an external interrupt control circuit 114 of an MPU 110 by a prescribed time, and an external interrupt request is delayed to alternately execute external interrupt processing and the main routine.例文帳に追加

ＭＰＵ１１０の外部割り込み制御回路１１４に対する割り込み要求ありの状態を示す信号レベルを出力するタイミングを所定の時間だけ遅延させる割り込み要求遅延制御回路１２６を設け、外部割り込み要求の遅延を行うようにして外部割り込み処理の実行とメイン・ルーチンの実行とが交互に行えるようにしたもの。 - 特許庁

Thereafter, an interrupt processing request at a level higher than a predetermined interrupt level is received in process of the erasing process or the writing process of the nonvolatile memory, the central processor accesses the vector address stored in the volatile memory.例文帳に追加

この後、前記不揮発性メモリの消去処理又は書き込み処理の途中に所定の割り込みレベルより高い割り込み処理要求があったとき、中央処理装置は前記揮発性メモリに格納されたベクタアドレスへアクセスする。 - 特許庁

When an interrupt request IRQ_1 with a priority level "14" is inputted at time Tc, an IPC control part reads a program counter value from a program counter and stores the program counter value in an IPC register.例文帳に追加

時刻Ｔｃにおいて、優先レベル「１４」の割込み要求ＩＲＱ＿１が入力されると、ＩＰＣ制御部は、プログラムカウンタ値をプログラムカウンタから読出し、ＩＰＣレジスタへ格納する。 - 特許庁

The CPU 15 receiving the interrupt request signal S14 can migrate the stored data in FIFO 10-0 to empty FIFO 10-0 and ready it to receive the data continuously when FIFO 10-1 reaches the trigger level TG.例文帳に追加

割込要求信号Ｓ１４を受けたＣＰＵ１５は、FIFO１０−０内の蓄積データを退避させるため、FIFO１０−０が空となり、FIFO１０−１がトリガレベルＴＧに達したときに、継続してデータを受信するための準備が可能である。 - 特許庁

When the analog voltage value is smaller than a threshold, a low level signal from an AND circuit 19 is supplied via the selector 21 to an interrupt control means 29, so that a constitution is such that a standby mode cancel request signal is generated and the CPU 27 to restore into the active state.例文帳に追加

そして、アナログ電圧値がしきい値未満の場合、セレクタ２１を介して、ＡＮＤ回路１９からのローレベルの信号を割り込み制御手段２９に供給し、待機モード解除要求信号を発生させて、ＣＰＵ２７を動作状態へと復帰させる構成となっている。 - 特許庁