OR1とは 意味・読み方・使い方

The logical sum circuit OR1 inputs an output signal from the timer circuit 6 and an output signal from the PWM controlling circuit 3.例文帳に追加

スイッチング素子Ｑ２を構成するＭＯＳＦＥＴのゲートと信号発生手段たるＰＷＭ制御回路３との間に挿入された論理和回路ＯＲ１を備える。 - 特許庁

An OR gate OR1 ORs the outputs of FF1 and FF3 and the set output of the FF5 and an OR gate OR2 ORs the outputs of FF1 and FF2 and the reset output of FF5.例文帳に追加

オアゲートＯＲ１はＦＦ１，ＦＦ３の出力とＦＦ５のセット出力の論理和をとり、オアゲートＯＲ２はＦＦ１，ＦＦ３の出力とＦＦ５のリセット出力の論理和をとる。 - 特許庁

This method for producing a cyanoacetic acid ester is provided by reacting acrylonitrile or its derivative expressed by the formula: R-CH=CH= CN (R is H or OR1; R1 is a 1-5C linear or branched alkyl group) with an alcohol and an oxidizing agent in the presence of a catalyst.例文帳に追加

本発明は、式[I]：Ｒ−ＣＨ＝ＣＨ−ＣＮ［式[I]中、Ｒは、ＨまたはＯＲ^1であり、Ｒ^1は、炭素原子数１〜５個の直鎖状または分岐状のアルキル基を示す。 - 特許庁

A control circuit is composed of an OR1, and INV1 to an INV3, a BF1, a BF2, a T1, a T2, an FF1, an FF2, an M1, an M2, an R2 to an R4, and an RL1 to an RL4.例文帳に追加

ＯＲ１、ＩＮＶ１〜ＩＮＶ３、ＢＦ１，ＢＦ２、Ｔ１，Ｔ２、ＦＦ１，ＦＦ２、Ｍ１，Ｍ２、Ｒ２〜Ｒ４、ＲＬ１〜ＲＬ４は、制御回路を構成している。 - 特許庁

The device for optically measuring a distance includes at least one second detector (5) aligned with the first detector (3) on an axis (Or1) contained in a plane surface (B) inclined at a definite angle (α) between 10 degrees and 170 degrees to the reference plane surface (A).例文帳に追加

光学距離測定デバイスは、基準平面に対して１０°と１７０°の間の一定の角度（α）で傾斜した平面（Ｂ）に含まれた軸（Ｏｒ１）上の第１の検出器（３）と整列した、少なくとも１つの第２の検出器（５）を備えている。 - 特許庁

The first alignment layer (270) has a first alignment region (OR1) on which alignment treatment in a first alignment treatment direction (PD1) is conducted, and a second alignment region (OR2) on which alignment treatment in a second alignment treatment direction (PD2) different from the first alignment treatment direction (PD1) is conducted.例文帳に追加

第１配向膜（２７０）は、第１配向処理方向（ＰＤ1）に配向処理が行われた第１配向領域（ＯＲ１）と、第１配向処理方向（ＰＤ１）とは異なる第２配向処理方向（ＰＤ２）に配向処理が行われた第２配向領域（ＯＲ２）とを有している。 - 特許庁

When a failure detection signal S109 outputted from a two-input OR circuit OR1 of the memory output result analyzing circuit 3 is inputted to a diagnostic data transferring/storing circuit 16 of the BIST circuit 1, the diagnostic data transferring/storing circuit 16 starts its operation.例文帳に追加

メモリ出力結果解析回路３の２入力ＯＲ回路ＯＲ１から出力される故障検出信号Ｓ１０９がＢＩＳＴ回路１の診断データ転送・保存回路１６に入力されると、診断データ転送・保存回路１６は動作を開始する。 - 特許庁

An overhead insertion interface section 23 connected to a high- speed channel via a frame processing section 20 is provided with a TOH(Transport OH) FIFO 26, a POH(Path OH) FIFO 28, and a common gate OR1 transmitting a TOH input request and a POH input request to an external device.例文帳に追加

高速回線にフレーム処理部２０を介して接続されるオーバヘッド挿入インタフェース部２３に、ＴＯＨＦＩＦＯ２６とＰＯＨＦＩＦＯ２８及びＴＯＨ入力要求，ＰＯＨ入力要求を外部デバイスに対して送出する共用のゲートＯＲ１とを設ける。 - 特許庁