To simulate a regeneration clock from a fetched external clock with small amount of calculation with a simple algorithm.例文帳に追加

簡単なアルゴリズムで、計算量が少なく、取り込んだ外部クロックから再生クロックをシミュレーションする。 - 特許庁

The algorithm uses a window scheme that allows the access of R to the shared bus every N-th clock cycle.例文帳に追加

アルゴリズムは、Ｎ番目のクロック・サイクル毎に共用バスへのＲのアクセスを許すウィンドウ・スキームを用いる。 - 特許庁

An operation composition device 101 applies operation composition to algorithm description 1 to generate a clock level description 3.例文帳に追加

アルゴリズム記述１を動作合成装置１０１で動作合成して、クロックレベル記述３を生成する。 - 特許庁

The operation synthesizer 2 captures an algorithm description to convert it into a clock base description and operation synthesis information.例文帳に追加

動作合成装置２は、アルゴリズム記述を入力し、クロックベース記述及び動作合成情報に変換する。 - 特許庁

This enables the synchronization algorithm to compensate for the error of the previous stage, effectively locking each clock regenerator stage to a grand master clock directly.例文帳に追加

これにより、同期アルゴリズムは前のステージの誤差を補償して、各クロック再生器ステージを直接グランドマスタクロックに有効にロックすることができる。 - 特許庁

To appropriately discriminate a phase error of an N-phase clock in a digital PLL device for realizing the high speed reproduction or high playability while lowering operating frequency by a new algorithm using the N-phase clock.例文帳に追加

Ｎ相クロックを使用する新規なアルゴリズムにより動作周波数を低くし、高速再生や高いプレヤビリティを達成するデジタルＰＬＬ装置において、Ｎ相クロックの位相誤差を適切に判定する。 - 特許庁

To obtain a macro circuit like a synchronous circuit free from malfunction caused by clock skew without adding a special algorithm to an automatic layout and wiring program neither using a special flip flop.例文帳に追加

自動配置配線プログラムに特殊なアルゴリズムを追加したり、特別なフリップフロップを使用したりすることなく、クロックスキューによる誤動作のない同期式回路等のマクロ回路を提供する。 - 特許庁

Maximum restriction and linear restriction regarding timing can be handled at the same time by MPL(maximum plus linear) algorithm and the reliability of error diagnosis, signal tracking, and clock skew processing is improved.例文帳に追加

ＭＰＬ（最大値プラス線形）アルゴリズムにより、タイミングに関する最大値制約および線形制約を同時に扱うことが可能となり、エラー診断、信号トラッキングおよびクロックスキューの処理の信頼性が向上する。 - 特許庁

The request limiter is a device connected to a real time clock and uses algorithm for deciding a time when the access of R to the shared bus is made performable or nullified.例文帳に追加

この要求リミッタは、リアルタイム・クロックに連結した装置であり、共用バスに対するＲのアクセスを実施可能又は無効にする時期を判断するためにアルゴリズムを使用する。 - 特許庁

The method, algorithm, software, architecture, circuit and/or system for detecting an idle state and maintaining a clock/data recovery circuit (CDR) are indicated.例文帳に追加

アイドル状態を検出しクロック／データ・リカバリ回路を維持するための方法、アルゴリズム、ソフトウェア、アーキテクチャ、回路、および・あるいはシステムが開示される。 - 特許庁

A navigation device 1 displays the results of a search as a list by setting the display order according to a prescribed algorithm and at the same time obtains the present time and the present month by a clock, and the present weather from the server.例文帳に追加

ナビゲーション装置１は、検索結果を所定のアルゴリズムに従って表示順序を設定して一覧表示するが、その際に、時計によって現在時刻と現在の月を取得し、サーバから現在の天気を取得する。 - 特許庁

A plurality of adjustment values, at least one of which is calculated by using a least square estimate algorithm, are used to adjust a local clock counter of a cable modem MAC.例文帳に追加

最小自乗推定アルゴリズムを使用して少なくとも１つの調整値が計算される複数の調整値を、ケーブルモデムＭＡＣのローカルクロックカウンタを調整するために使用する。 - 特許庁

This digital system is manufactured in which, for example, a programmable delay circuit can be inserted into the clock input part of a flip flop, and the delay time of the delay circuit can be retrieved by a genetic algorithm (GA).例文帳に追加

例えば、フリップフロップのクロック入力部にプログラマブル遅延回路が挿入され、この遅延回路の遅延時間が遺伝的アルゴリズム（ＧＡ）によって探索されるディジタルシステムを製造する。 - 特許庁

To provide a cell scheduling method for solving the problem of a conventional shaper adopting a GCRA (Generic Cell Rate Algorithm) system that has caused an erroneous operation to the shaper on the occurrence of wraparound to its clock.例文帳に追加

従来のＧＣＲＡ方式によるシェーパにおいて、時計に回り込みが発生した場合に、シェーパの動作に誤りが発生する問題を解決したセルスケジューリング方法を提供する。 - 特許庁

In the wireless terminal 200, an algorithm is introduced so as not to select the wireless base station 100 operating on the internal clock as a communication destination if possible, into the wireless base station and the wireless terminal.例文帳に追加

また、無線端末２００においては、内部クロックで動作する無線基地局１００を、極力通信先として選択しないアルゴリズムを無線基地局および無線端末に導入する。 - 特許庁

To increase a clock speed and a sampling speed and contribute to a reduced power consumption amount by shortening the critical path of an overall equalizer including algorithm and blocks with a minimum delay time.例文帳に追加

最小限の遅延時間によって、アルゴリズム・ブロックを含むイコライザ全体のクリティカルパスの短縮化を図り、クロック速度及びサンプリング速度の飛躍的な高速化を実現するとともに、電力消費量の低減にも寄与する。 - 特許庁

To provide a random number generating apparatus capable of making it difficult to predict a generated random number by generating a variety of input values to a cryptographic algorithm by an internal clock which cannot be observed from outside.例文帳に追加

この発明は、外部から観測不可能な内部クロックによって暗号アルゴリズムへの各種の入力値を生成することにより、発生される乱数データの予測を困難にすることができるようにした乱数発生装置を提供することを目的としている。 - 特許庁

A typical file system structure described here is doubly linked to respective memory blocks and include an 'anti-tearing' algorithm for securing consistency of data when a power supply or a master clock is removed from a computer having a limited resource before completing a writing operation.例文帳に追加

ここに記述される典型的なファイルシステム構造はメモリブロックのそれぞれに二重にリンクしていることに加えて、書き込み動作が完了する前に制限されたリソースのコンピュータから電源またはマスタークロックが取り去られた場合にデータの整合性を保証するための『アンチティアリング』アルゴリズムを含む。 - 特許庁

Thus, even when a feedback signal to be negatively fed back to the input of the integrator IN1 from the digital/analog converter circuit DAC substantially is delayed by one clock, the signal is equivalently imparted to a post-stage, a delay device can be inserted to the negative feedback loop FB0 without the need for revising the algorithm and this configuration is incorporated into a practical circuit.例文帳に追加

これによって、本来、デジタル／アナログ変換回路ＤＡＣから積分器ＩＮ１の入力側に負帰還されるべきフィードバック信号が、１クロック遅延されていても、後段側に等価に与えられることになり、アルゴリズムを変更することなく、負帰還ループＦＢ０への遅延器の挿入が可能になり、実回路化を図ることができる。 - 特許庁