connected sumとは 意味・読み方・使い方

An accounting distributing part 103 withdraws the withdrawable sum from the sum deposited in the deposit account DB 11 among the charged sum stored in a fee DB 110, and when any balance is present, withdraws the residual sum from the account of a financial institute connected to a network 108 through an account withdrawing part 105.例文帳に追加

課金振分部１０３は、料金ＤＢ１１０に格納された請求金額のうちデポジット口座ＤＢ１１１にデポジットされた口座から引き落とし可能な金額分を引き落とし、残金があれば口座引落部１０５を介してネットワーク１０８に接続された金融機関の口座からその残金分を引き落す。 - 特許庁

In a step S306, the generated check sum and the read metadata are connected after the read binary data.例文帳に追加

ステップＳ３０６では、読み込まれたバイナリデータの後に、生成されたチェックサムと読み込まれたメタデータを接続する。 - 特許庁

The sum of electric lengths of the two elements and conductor patterns which are connected to each other is set to be 1/2 as large as a wavelength at an in-use frequency.例文帳に追加

そして、接続した２つのエレメント及び導体パターンの電気長の和を、使用周波数の１／２波長とした。 - 特許庁

A control circuit 195 is connected to the primary switch 120 of a primary winding to adjust the sum of the first output value and the second output value.例文帳に追加

一次巻線の一次スイッチ１２０には制御回路１９５が結合されて、第１の出力値と第２の出力値との和を調整する。 - 特許庁

The output end of a logical sum circuit 3 is connected to the input end of a ROM decode part 1 for decoding the address of a ROM cell 2 of the mask ROM, and an address bus and an offset register 4 for outputting an offset value are connected to the input end of the logical sum circuit 3.例文帳に追加

マスクＲＯＭのＲＯＭセル２のアドレスをデコードするＲＯＭデコード部１の入力端に論理和回路３の出力端を接続し、この論理和回路３の入力端にアドレスバスとオフセット値を出力するオフセットレジスタ４とを接続した。 - 特許庁

A diode logical sum connection circuit 10 comprises diodes 11, 12 and 13 connected in parallel and having one ends connected commonly with a power supply body section 20 and the other ends connected, respectively, with input terminals T1, T2 and T3.例文帳に追加

ダイオード論理和接続回路１０は、互いに並列に配置されると共に、各一端が電源本体部２０に共通に接続され各他端が入力端子Ｔ１，Ｔ２，Ｔ３の各々に接続されたダイオード１１，１２，１３を有する。 - 特許庁

The drain of the fourth transistor TR 4 is connected to a second high level Vcc 2 higher than the sum of the first high level Vcc 1 and a threshold voltage of the first transistor, the source is connected to the intermediate node B, and the gate is connected to a third high level Vcc 3 higher than the sum of the second high level Vcc 2 and a threshold voltage of the fourth transistor.例文帳に追加

第４トランジスタＴｒ４は、ドレインが第１高電位Ｖｃｃ１と第１トランジスタ閾電圧との和よりも高い第２高電位Ｖｃｃ２側に接続し、ソースが中間ノードＢに接続し、ゲートが第２高電位Ｖｃｃ２と第４トランジスタ閾電圧との和より高い第３高電位Ｖｃｃ３側に接続している。 - 特許庁

A register for a coefficient is connected to one input of the 1st product sum circuits 236 and 237, and two registers for input data are alternately connected to the other while switched in each cycle.例文帳に追加

第１の積和回路（２３６，２３７）の一方の入力には係数用レジスタを接続し、他方には２つの入力データ用レジスタを毎サイクル切り替えて交互に接続する。 - 特許庁