design validationとは 意味・読み方・使い方

CORRECTION METHOD AND CORRECTION SYSTEM FOR DESIGN DATA OR MASK DATA, VALIDATION METHOD AND VALIDATION SYSTEM FOR DESIGN DATA OR MASK DATA, YIELD ESTIMATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT, METHOD FOR IMPROVING DESIGN RULE, METHOD FOR PRODUCING MASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法 - 特許庁

You can invoke XML validation by clicking the Validate XML button on the Design view editor toolbar.発音を聞く 例文帳に追加

デザインビューのエディタツールバーで「XML の妥当性検査」ボタンをクリックすると、XML の妥当性検査を呼び出すことができます。 - NetBeans

In the Design view, validation results are also shown by the error stripe, which is a strip to the right of the scroll bar that contains red marks if some elements have not passed validation.例文帳に追加

デザインビューでは、妥当性検査の結果はエラーストライプにも表示されます。 エラーストライプとは、スクロールバーの右側にあるストリップのことで、要素が妥当性検査に合格しなかった場合に赤いマークが表示されます。 - NetBeans

The Design view shows the results of both real-time and explicit validation in callout windows on the diagram and the error stripe.例文帳に追加

デザインビュー デザインビューでは、リアルタイムの妥当性検査と明示的な妥当性検査の両方の結果が図の中のコールアウトウィンドウとエラーストライプに表示されます。 - NetBeans

To provide an ordering system and a screen information preparation method which can perform a validation of design indeed, and also consumer can understand operators such as manager and designer.例文帳に追加

デザインの確認が確実にでき、また、顧客、管理者及びデザイナー等の作業者の意志疎通が確実に図れる受発注システム及び画面情報生成方法を提供することにある。 - 特許庁

A delay time calculation error between the timing design process 103 and the timing validation process 104 is calculated, and a minimum wiring width specified in a design rule is added, with a wide part containing the delay time calculation error, to generate a wiring pattern.例文帳に追加

タイミング設計工程１０３およびタイミング検証工程１０４間の遅延時間計算誤差を算出し、設計ルールで規定された最小配線幅に、前記遅延時間計算誤差を包含する幅広部分を加えた配線パターンを作成する。 - 特許庁

To reduce timing errors, without having the return to a timing design process 103 when, related to a timing validation process 104 in a circuit design stage for an LSI chip, the timing error is detected which is caused by a miscalculation result of a delay time, with respect to the timing design process 103 which is a previous process.例文帳に追加

ＬＳＩチップの回路設計段階のタイミング検証工程１０４において、前工程であるるタイミング設計工程１０３との間における遅延時間の計算結果の誤差に起因するタイミングエラーが発見されたときに、タイミング設計工程１０３に戻ることなく、そのタイミングエラーを低減できるようにする。 - 特許庁

This computer system includes a plurality of selectable SAN (storage area network) elements 122, a design module 124 operable so as to graphically configure the selected SAN elements, and a validation inspecting engine 126 operable so as to dynamically validate the configuration of the selected SAN elements.例文帳に追加

複数の選択可能なＳＡＮ構成要素122 と、選択されたＳＡＮ構成要素をグラフィックに構成するように動作可能な設計モジュール124 と、選択されたＳＡＮ構成要素の構成をダイナミックに確認するように動作可能な妥当性検査エンジン126 とを含んでいることを特徴とする。 - 特許庁