diffused type transistorとは 意味・読み方・使い方

To make it possible to handle a specified region as a floating diffused layer, without depending upon the on-off control of the gate of a transistor in a semiconductor device constituted into a structure, wherein a plurality of regions, such as n-type regions and a p-type region, are provided on a semiconductor substrate.例文帳に追加

ｎ型やｐ型といった複数の領域を備えてなる半導体装置において、特定の領域をトランジスタのゲートのオン／オフによらずに浮遊拡散層として取り扱い得るようにする。 - 特許庁

A diffused layer 15a under a tunnel oxide film in a EEPROM forming region 1 and a diffused layer 15b for a control gate and a low- concentration diffused layer 16 of an offset portion in an NPG transistor forming region 2 are formed in a batch by implanting an n-type impurity 14 to a silicon substrate with a resist pattern 13 serving as a mask.例文帳に追加

レジストパターン１３をマスクとしてシリコン基板１１にＮ型不純物１４をイオン注入することにより、ＥＥＰＲＯＭ形成領域１におけるトンネル酸化膜下の拡散層１５ａ、コントロールゲート用拡散層１５ｂ及びＮＰＧトランジスタ形成領域２におけるオフセット部の低濃度拡散層１６を一括して形成する。 - 特許庁

Since this translocation loop defective layer 19 suppresses the dose loss of impurity atoms which form the p-type extension high concentration diffused layer 16, the drop of the driving force of a transistor is suppressed, and a MIS-type transistor with a short gate can be achieved.例文帳に追加

この転位ループ欠陥層１９により、Ｐ型エクステンション高濃度拡散層１６を形成する不純物原子のドーズロスが抑制されるため、トランジスタの駆動力の低下が抑制され且つ短ゲート長のＭＩＳ型トランジスタを実現できる。 - 特許庁

A photodiode small in junction capacity is made of an N-type epitaxial layer 6 and a P-type epitaxial layer 3, and the photodiode is surrounded by a P+-type buried isolated diffused layer 4 and a P-type isolated diffused layer 7 and electrically isolated from a signal processing circuit including a MOS structure of transistor.例文帳に追加

Ｎ型エピタキシャル層６とＰ型エピタキシャル層３とにより接合容量の小さいフォトダイオードが形成され、そのフォトダイオードが、Ｐ^+型埋め込み分離拡散層４およびＰ型分離拡散層７によって取り囲まれて、ＭＯＳ構造のトランジスタを含む信号処理回路と電気的に分離される。 - 特許庁

The PMOS type floating gate transistor 52 uses the p-diffused region 68 below a p+ active region 70 which forms a drain, to provide a high breakdown voltage.例文帳に追加

このPMOSフローティングゲートトランジスタ５２は、高い破壊電圧を設けるために、ドレインを形成するｐ+アクティブ領域７０の下にｐ-型拡散領域６８を用いる。 - 特許庁

On a p-type substrate 101 are provided p-wells 102, n-wells 103, an isolation oxide film 104, a diffused layer 105 and gates 106 to form transistor elements.例文帳に追加

Ｐ型基板１０１上にＰウェル１０２、Ｎウェル１０３、分離酸化膜１０４、拡散層１０５、ゲート１０６を設けてトランジスタ素子が形成される。 - 特許庁

An EEPROM memory cell uses a PMOS type floating gate transistor, formed in an n-well 54 to form a control capacitor, when a floating gate 60 is defined over a p-diffused region 68 formed in the n-well 54.例文帳に追加

EEPROMメモリセルは、フローティングゲート６０がｎウエル５４に形成されるｐ-拡散領域６８上に定められる場合、ｎウエル５４に形成されるPMOS型のフローティングゲートトランジスタを用いて制御キャパシタを形成する。 - 特許庁

The n-type layer has a charge output portion which is diffused from the pn junction to the substrate surface, and the charge output is connected in a circuit to an MOS transistor for charge read-out.例文帳に追加

Ｎ型層はＰＮ接合部分から基板表面まで拡散された電荷出力部分を有しており、当該部分は電荷読み出し用のＭＯＳトランジスタに回路的に接続されている。 - 特許庁