memory parity checkとは 意味・読み方・使い方

Consequently, the need to check the parity of address data read out of respective memory blocks 41 to 416 of an address cache RAM 4 is eliminated to greatly decrease circuits which check the parity.例文帳に追加

これによって、アドレスキャシュＲＡＭ４のそれぞれのメモリブロック４_1 〜４_16から読み出されたアドレスデータのパリティチェックが不要となり、パリティチェックを行う回路を大幅に削減することができる。 - 特許庁

The apparatus has a buffer memory 13 and an error-correcting block 14, stores a parity check code generated in writing recording data to a specific area of the buffer memory 13 and detects by the error-correcting block 14 errors of data written to a magnetic tape and of a parity check code with use of the parity check code stored in the specific area of the buffer memory 13.例文帳に追加

バッファメモリ１３、及び誤り訂正ブロック１４を備え、記録データの書き込み時に生成したパリティ検査符号をバッファメモリ１３の特定領域に記憶させ、磁気テープに書き込んだデータ、及びパリティ検査符号の誤りを、バッファメモリ１３の特定領域に記憶させたパリティ検査符号を用いて、誤り訂正ブロック１４で検出する。 - 特許庁

To monitor even the fault of wrong storage address in a FIFO memory simultaneously with a parity check without increasing areas for check bits.例文帳に追加

FIFOメモリに関してパリティ検査と同時にメモリ内の収容アドレスを誤る障害についても、検査ビット用領域を増やさずに監視できるようにする。 - 特許庁

The microcomputer 6 also uses a memory 9 and performs updating with the number of times when an error is detected by the parity check as the number of blocks of receiving errors.例文帳に追加

また、パリティチェックによって誤りが検出された回数を受信エラーブロック数としてメモリ９を用いて更新していく。 - 特許庁

At an engine as a receiving part for the video data, there are set a circuit which separates the actual video data and the parity data from the received video data and stores only the separated actual video data to a memory, and a circuit which executes a parity check from the actual video data and the parity data.例文帳に追加

また、ビデオデータの受信部であるエンジンでは、受信したビデオデータから実ビデオデータとパリティデータを切り分けし、切り分けられた実ビデオデータのみをメモリに格納する回路と実ビデオデータとパリティデータからパリティチェックを実施する回路を設ける。 - 特許庁

A microcomputer 6 uses a memory 8 and performs updating with the number of times of parity check as the number of blocks of receiving the EPG information when receiving the EPG information.例文帳に追加

ＥＰＧ情報の受信中において、マイコン６はパリティチェックの回数をＥＰＧ情報の受信ブロック数として、メモリ８を用いて更新していく。 - 特許庁

The safety elevator, the operation of which is controlled by executing a control program loaded by CPU 14 from a memory unit to RAM 20, comprises a detection circuit that detects a memory error in RAM 20 (a parity bit generating circuit 16 and a parity check circuit 17) and a log storing circuit 19 that records that a memory error has occurred and corrects the memory error by data stored in the memory unit when the memory error has occurred.例文帳に追加

ＣＰＵ１４を用いて記憶部からＲＡＭ２０へロードされた制御プログラムを実行することで運転制御される安全エレベータにおいて、ＲＡＭ２０のメモリ・エラーを検出する検出回路（パリティビット生成回路１６，パリティチェック回路１７）と、メモリ・エラーが発生したことを記録するログ保存回路１９と、を備え、メモリ・エラーが発生した場合、記憶部に格納されたデータによりメモリ・エラーの訂正を行う。 - 特許庁

A directory information restoration circuit 115 extracts directory information from memory block data and inserted ECCs, executes an ECC check on every data word and a parity check on the directory information, and according to the results, executes a one-bit correction in one data word in the memory block.例文帳に追加

ディレクトリ情報復元回路１１５は、メモリブロックデータおよび盛り込み済ＥＣＣからディレクトリ情報を抽出し、データワード毎のＥＣＣチェックおよびディレクトリ情報のパリティチェックを行い、この結果に従ってメモリブロック内の１データワードにおける１ビット訂正を行う。 - 特許庁