mu1とは 意味・読み方・使い方

The controller 30 puts the first storage area into an active state in response to an ON-signal mu1, and performs muting based on the contents in the first muting area.例文帳に追加

コントローラ３０は、オン信号ｍｕ１に応答して、第１記憶領域をアクティブにして第１ミューティングエリアの内容に基づいてミューティングを行うようにした。 - 特許庁

An adder AD adds a result of the multiplier MU0 and a result of the multiplier MU1 in each the corresponding position, and outputs it as output image data.例文帳に追加

加算器ＡＤは、乗算器ＭＵ０の乗算結果と乗算器ＭＵ１の乗算結果とを対応する位置毎に加算し、出力画像データとして出力する。 - 特許庁

Multiplexers MU1 and MU2 input and output the complex digital signal alternately to/from the DA converters DA11 and DA12 to generate a DA converted analog signal.例文帳に追加

マルチプレクサＭＵ１，ＭＵ２はＤＡ変換器ＤＡ１１，ＤＡ１２に対して複素ディジタル信号を交互に入出力してＤＡ変換されたアナログ信号を得る。 - 特許庁

An adder AD adds a multiplied result of the multiplier MU0 and a multiplied result of the multiplier MU1 at every corresponding position respectively to be output as output image data.例文帳に追加

加算器ＡＤは、乗算器ＭＵ０の乗算結果と乗算器ＭＵ１の乗算結果とを、それぞれ対応する位置毎に加算し、出力画像データとして出力する。 - 特許庁

An adder AD adds a multiplication result of the multiplier MU0 and a multiplication result of the multiplier MU1 in each the corresponding position, and outputs it as output image data.例文帳に追加

加算器ＡＤは、乗算器ＭＵ０の乗算結果と乗算器ＭＵ１の乗算結果とを、対応する位置毎に加算し、出力画像データとして出力する。 - 特許庁

The magnet rotor 42 is fitted and fixed to an engaging part A of the rotor shaft 3 in a position where the movable upper wend stopper MU1 does not interfere with the fixed upper end stopper SU1.例文帳に追加

可動上端ストッパＭＵ１が固定上端ストッパＳＵ１と干渉しない位置で、ロータ軸３の係合部Ａにマグネットロータ４２を嵌合して固着する。 - 特許庁

A multiplier MU1 multiplies the pixel value of background color information of the image based on the input image data and the pixel value inversed by the subtractor SU in each the corresponding position.例文帳に追加

乗算器ＭＵ１は、入力画像データに基づく画像の背景色情報の画素値と減算器ＳＵによって反転された画素値とを、対応する位置毎に乗算する。 - 特許庁

A block isolate/select transistor ST is provided between two concatenate memory transistors MC15 and MC16 in the NAND cell and the NAND cell block 1 is divided into two memory cell units MU0, MU1.例文帳に追加

ＮＡＮＤセルのなかの連接する二つのメモリトランジスタＭＣ１５とＭＣ１６の間には、ブロック分離選択トランジスタＳＴが設けられて、ＮＡＮＤセルブロック１が二つのメモリセルユニットＭＵ０，ＭＵ１に分割されている。 - 特許庁