n OR gateとは 意味・読み方・使い方

The n-bit matrix operation circuit 10 is arranged for a control circuit 11 including at least either an exclusive OR gate XORx taking an exclusive OR of the n-bit input signal A and the n-bit output signal or an excusive OR gate XORx taking an exclusive OR of both output signals.例文帳に追加

ｎビットマトリクス演算回路１０には、ｎビットの入力信号Ａとｎビットの出力信号の排他的論理和をとる排他的論理和ゲートＸＯＲｘと、ｎビットの出力信号の相互の排他的論理和をとる排他的論理和ゲートＸＯＲｘの少なくとも一方を含む制御回路１１が設けられる。 - 特許庁

The threshold level change means employs a CMOS inverter circuit, comprising P-channel or N-channel field effect transistors connected in parallel or series, or whose gate length or gate width are differentiated or employs a comparator circuit or other configurations.例文帳に追加

スレショルドレベル変更手段には、ＣＭＯＳインバータ回路のＰチャネルまたはＮチャネルの一方を複数並列接続したもの、複数直列接続したもの、双方のゲート長・ゲート幅に差異を設けたもの、比較回路を用いたもの等を使用する。 - 特許庁

A first polysilicon layer doped with an N type dopant or a P type dopant is formed at least on a gate oxide layer.例文帳に追加

少なくともゲート酸化層上に、Ｎ型ドーパントまたはＰ型ドーパントでドープされた第１ポリシリコン層が形成される。 - 特許庁

Further, at least one n/p or p/n junction which is, provided between the first and second junctions, arrayed laterally there, and at least one gate terminal G contacting the p-or n-doped region of the first junction or n- or p-doped region of the second junction, are provided.例文帳に追加

それはまた、第一および第二接合の間に配置され、そこに横方向に配列されている少なくとも一つのｎ／ｐまたはｐ／ｎ接合と、第一接合のｐまたはｎドープされた領域または第二接合のｎまたはｐドープされた領域に接触している少なくとも一つのゲート端子とを含む。 - 特許庁

In the first implantation step, n-type or p-type conductivity-type ions are implanted in regions or gate electrodes 9 and 10 of a semiconductor substrate 1, wherein a gate insulating film 5 and a film 6 for the gate electrodes 9 and 10 are formed.例文帳に追加

第１注入工程ではゲート絶縁膜５と、ゲート電極９、１０となる膜６と、が形成された半導体基板１のゲート電極９、１０となる部分に、ｎ型又はｐ型の導電型のイオンを注入する。 - 特許庁

The circuit change is performed by giving the structure data to an input inversion portion by a programmable NOT gate for an N-operation, a fundamental circuit where a two input NAND gate or a two input OR gate is a tree structure of a binary tree and is connected by installing the programmable NOT gate between respective connection lines, and an output inversion portion by the programmable NOT gate for the N-operation.例文帳に追加

この回路変更は、Ｎ操作のためのプログラマブルＮＯＴゲートによる入力反転部と、２入力ＮＡＮＤゲートまたは２入力ＯＲゲートが、二分木の木構造で、それぞれの接続線の間にプログラマブルＮＯＴゲートを介在させて接続された基本回路と、Ｎ操作のためのプログラマブルＮＯＴゲートによる出力反転部とに、構成データを与えることにより行う。 - 特許庁

The basic cell for designing a gate array or a standard cell integrated circuit has N and P wells arranged in checker board pattern wherein each well includes P and N devices.例文帳に追加

ゲートアレイまたはスタンダードセル集積回路設計のための基本セルは、チェッカー盤態様に編成されたＮおよびＰウェルを有し、各ウェルはそれぞれＰおよびＮデバイスを含む。 - 特許庁

The gate oxide film is constituted by using one or two or more chemical elements selected from the group consisting of Zr, Hf and Ln and by using Si, O and N.例文帳に追加

Ｚｒ，Ｈｆ，Ｌｎの群の中から選ばれる一つ又は二つ以上の元素と、Ｓｉと、Ｏと、Ｎとが用いられて構成されてなるゲート酸化膜。 - 特許庁