start/stop bitとは 意味・読み方・使い方

A start mark ST in the transfer data of a start-stop synchronization method is set to be a 2-bit alternating data.例文帳に追加

調歩同期方式の転送データのスタートマーク部ＳＴを２ビットの交番データとする。 - 特許庁

To provide a receiving circuit for start-stop synchronous communication capable of receiving high speed bit data and accurately reproducing the received data.例文帳に追加

高速のビットデータを受信することができ、かつ、受信データを正確に再現することができる調歩同期受信回路を提供する。 - 特許庁

A start/stop bit detecting circuit 3 detects the bit position right after character data t3 as a stop bit t2 and outputs it to a serial-parallel converting circuit 4 successively to the character data t3 when the data are '0'.例文帳に追加

スタート／ストップビット検出回路３は、ストップビットｔ２として、キャラクタデータｔ３直後のビット位置を検出し、そのデータが“０”である場合には、キャラクタデータｔ３に続けてシリアル／パラレル変換回路４に出力する。 - 特許庁

The framing error detecting circuit 5 when inputting a count value '9' outputs a framing error detection signal and the start/stop bit detecting circuit 3 redetects the bit position detected as the stop bit t2 again as a start bit t1.例文帳に追加

フレーミングエラー検出回路５は、カウント値「９」が入力されると、スタート／ストップビット検出回路３にフレーミングエラー検出信号を出力し、スタート／ストップビット検出回路３は、ストップビットｔ２として検出したビット位置をスタートビットｔ１として検出し直す。 - 特許庁

In the method for transmitting a data coded in a special bit coding scheme that uses a PWM signal by using the serial transmission interface, a start-stop synchronization type byte coding corresponding to the PWM signal is used for a transmission.例文帳に追加

シリアル伝送インターフェースを使用してＰＷＭ信号を使用した特殊ビットコーディングによるデータ通信を送信する方法であって、ＰＷＭ信号に対応した調歩同期式バイトコーディングで送信する。 - 特許庁

A receiver 2 of the clock abnormality detection system periodically reads in a signal received from a transmitter 1 by serial communication (start-stop synchronization), and when the bit value read in immediately after a delimiter of each bit differs from that read in immediately before the next delimiter, a clock abnormality detector 23 determines it as clock abnormality, and outputs a warning.例文帳に追加

クロック異常検知システムの受信機２は、送信機１から送信されたシリアル通信（調歩同期）で受信した信号を周期的に読み込み、各ビットの区切りの直後に読み込んだビット値がその次の区切りの直前に読み込んだビット値と異なる場合、クロック異常検知装置２３はクロック異常と判定して警報を出力する。 - 特許庁

When receiving communication data in bit units used in start-stop synchronous serial communication, "a characteristic frequency division value with hardware characteristics taken into account based on a frequency division value calculated from a reference clock" relative to the number of clock cycles of a "counter clock derived from the reference clock by dividing its frequency" is calculated.例文帳に追加

調歩同期式のシリアル通信に用いられるビット単位の通信データの受信の際に、「基準クロックを分周したカウンタークロック」のカウンタークロック数に対する、「基準クロックから算出される分周値をもとにハード特性を考慮した特性分周値」を計算する。 - 特許庁