timing violationとは 意味・読み方・使い方

Then, the data are shifted as much as one clock on changed condition that the timing constraint violation is generated in the LSI.例文帳に追加

次にＬＳＩをタイミング制約違反が発生する条件にし、1クロックだけシフトさせる。 - 特許庁

Data are inputted and set in each flip-flop on condition that the timing constraint violation is not generated in an LSI.例文帳に追加

ＬＳＩをタイミング制約違反が発生しない条件で、データを入力し、各フリップフロップに設定する。 - 特許庁

To decrease pseudo timing violation at the time of timing verification by reducing the error between the circuit simulation result and cell delay information for logic simulation.例文帳に追加

回路シミュレーション結果と論理シミュレーション用のセル遅延情報との誤差を小さくすることにより、タイミング検証時における擬似タイミング違反を減少させる。 - 特許庁

Dynamic timing analysis is applied to the pending passes to sort the pending passes into adaptive passes and violation passes (step S14).例文帳に追加

そして、未決パスに対して動的タイミング解析を行い、未決パスを適合パスと違反パスに分類する（ステップＳ１４）。 - 特許庁

To provide a timing-adjusting device and the adjusting method, by which an LSI containing functional blocks not generate violation for a signal timing limitation between the functional blocks.例文帳に追加

複数の機能ブロックを内蔵するＬＳＩにおいて、機能ブロック間の信号タイミング制約に違反を生じないタイミング調整装置及び調整方法を提供する。 - 特許庁

To prevent the frequent occurrence of timing constraint violation after clock tree composition by properly predicting any influence on clock skew due to the in-chip delay fluctuation of an LSI in a design step before clock tree composition, and dealing with timing constraint violation.例文帳に追加

ＬＳＩのチップ内遅延ばらつきによるクロックスキューへの影響を、クロックツリー合成以前の設計ステップで適切に予測して、タイミング制約違反に対処することによりクロックツリー合成後にタイミング制約違反が多発することを防ぐ。 - 特許庁

To provide a method for designing a semiconductor integrated circuit, to prevent wiring delay increase and timing violation.例文帳に追加

配線遅延の増大、タイミング違反の発生を抑制することができる半導体集積回路の設計方法を提供することである。 - 特許庁

To propose the reset control device of a bus bridge which is not protocol violation at a primary bus side regardless of a reset timing to a secondary bus side.例文帳に追加

セカンダリバス側へのリセットタイミングに寄らず、プライマリバス側のプロトコル違反とはならないバスブリッジのリセット制御装置を提案する。 - 特許庁