traffic shaperとは 意味・読み方・使い方

A clock transfer circuit 2 changes a clock of output data of the traffic shaper 1 into a clock of the UTOPIA interface.例文帳に追加

クロック乗せ換え回路２はトラフィックシェーパ１の出力データをＵＴＯＰＩＡインタフェース側のクロックにクロック乗せ換えを行う。 - 特許庁

The UPC/ shaper processing section 2 uses the traffic parameter to execute a UPC processing or a shaping processing for a received cell.例文帳に追加

ＵＰＣ／シェイパー処理部２は、上記トラヒックパラメータを用いて、入力セルに対してＵＰＣ処理もしくはシェイピング処理を実施する。 - 特許庁

In accordance with certain embodiments, an integrated regulator and shaper is provided which concurrently regulates and shapes the traffic cells to increase the nodal connection-carrying capacity.例文帳に追加

本発明の実施例に従って、ノードの接続担持容量を増大させるようにトラフィックセルをコンカレントに制御／成形する統合レギュレータ／成形器が実現される。 - 特許庁

When an inference engine 12 detects matching between the pattern of communication data sampled by these input data monitors 11a and 11b and an attack pattern stored in the inference engine 12, the rate α of shaping traffic with a traffic shaper 3 is controlled.例文帳に追加

この入力データモニタ１１ａ，１１ｂで採取した通信データのパターンと推論エンジン１２に記憶されているアタックパターンとがマッチングしていることを推論エンジン１２で検出すると、トラフィックシェーパ１３によりトラフィックをシェーピングする割合αを制御する。 - 特許庁

To provide a device and a method for controlling communication with which transmission can be smoothly controlled especially corresponding to a VBR system without separately preparing any traffic shaper while using a CAN.例文帳に追加

ＣＡＭを用いながらもトラフィックシェーパを別途用意することなく、特にＶＢＲ方式に対応した円滑な送信制御を実現できる通信制御装置及び通信制御方法を提供する。 - 特許庁

To provide a policer burst size automatic setting system capable of automatically setting an optimum burst size according to traffic when burst traffic is congested in the policer burst size automatic setting system in a layer 2 switch provided with a plurality of policers and a shaper for aggregating outputs of a plurality of the policers.例文帳に追加

本発明は複数のポリサと複数ポリサの出力を集約するシェーパとを備えるレイヤ２スイッチにおけるポリサバーストサイズ自動設定方式に関し，バーストトラフィックが輻輳した場合にトラフィックに従って最適なバーストサイズを自動的に設定することを目的とする。 - 特許庁

A memory control section 3 extracts the traffic parameter from the higher-order management memory 4 and the lower-order management memory 5 to connect the higher-order bits and the lower-order bits, on the basis of connection information from a user parameter control(UPC)/shaper processing section 2.例文帳に追加

メモリ制御部３は、ＵＰＣ／シェイパー処理部２からのコネクション情報に基づいて、上位管理メモリ４と下位管理メモリ５とからトラヒックパラメータを引き出し、上位ビットと下位ビットとを結合する。 - 特許庁

A UTOPIA monitor section 4 monitors a state of an FIFO used in the inside of the UTOPIA interface section 3 and cells outputted from the UTOPIA interface to inform the traffic shaper 1 about an FIFO state signal and a VC number of cell.例文帳に追加

ＵＴＯＰＩＡ監視部４はＵＴＯＰＩＡインタフェース部３の内部で使用しているＦＩＦＯの状態やＵＴＯＰＩＡインタフェースで出力したセルを監視し、ＦＩＦＯ状態信号やセルのＶＣ番号をトラフィックシェーパ１に通知する。 - 特許庁