two-phase samplingとは 意味・読み方・使い方

A PLL circuit 13 produces two sampling clock having the same period as the input signal and constant phase relation and outputs to the S/H circuit 11 and an S/H circuit 14.例文帳に追加

ＰＬＬ回路１３は、入力信号と同じ周期で位相関係が一定の２つのサンプリングクロックを生成し、Ｓ／Ｈ回路１１およびＳ／Ｈ回路１４に出力する。 - 特許庁

Thus, the deterioration in the BER characteristics can be prevented as compared to conventional constitution, and the two channels can be set in a sampling state at the optimal phase by clock reproduction control from one channel.例文帳に追加

よって、従来の構成に比べＢＥＲ特性の劣化を防止することができ、また、１つのチャネルからのクロック再生制御により２つのチャネル共に最適位相でのサンプリング状態とすることができる。 - 特許庁

The phase error detection circuit 7 includes a computing unit which calculates a ratio Cn (=An/2/Bn) of a sum An and a difference Bn relating to a signal level Xn, X_n-1 in continuous two sampling positions (n), (n-1) of the input signal.例文帳に追加

位相誤差検出回路７は、入力信号の連続する２つのサンプリング位置ｎ，（ｎ−１）における信号レベルＸｎ、Ｘｎ−１について、それらの和Ａｎと差Ｂｎの比Ｃｎ（＝Ａｎ／２／Ｂｎ）を演算する演算器を備える。 - 特許庁

Quantized data I and Q obtained by applying frequency conversion to an input modulated wave into a base band are obtained from output terminals 106 and 107 by using a sampling frequency equal to a center frequency of the input modulated wave (in) and performing a sampling operation with clock signals 104 and 105 having 90° phase difference from each other in two AD converters 102 and 103.例文帳に追加

入力変調波ｉｎの中心周波数に等しいサンプリング周波数を用い、２つのＡＤ変換器１０２，１０３にて互いに９０度の位相差を有するクロック信号１０４，１０５でサンプリング動作させることにより、入力変調波がベースバンド帯域へ周波数変換された量子化データＩおよびＱを出力端子１０６，１０７から得る。 - 特許庁

The sine wave signal different in 90 degree phase angles output from the MR element are sampled by a prescribed sampling frequency, and the change rate parameters representing the two sine wave signals RSA and RSB are calculated based on the sample values.例文帳に追加

ＭＲ素子から出力される、位相角が９０度異なる正弦波信号を所定サンプリング周期でサンプリングし、そのサンプル値に基づいて２つの正弦波信号の変化率を示す変化率パラメータＲＳＡ及びＲＳＢを算出する。 - 特許庁

A phase variable 2nd clock 108B is generated at the same frequency of the sampling clock 108 from an output of a PLL circuit 4A, and the number of pulses from the changed point of the reproducing horizontal synchronization signal up to that of the data existence signal is counted by the two clocks 108, 108B at the same time.例文帳に追加

ＰＬＬ回路４Ａの出力から、サンプリングクロック１０８と同一周波数で位相可変の第２のクロック１０８Ｂを生成し、再生水平同期信号の変化点からデータ有無信号の変化点までのパルス数を２つのクロック１０８，１０８Ｂで同時にカウントする。 - 特許庁

The phase error detecting circuit 7 is provided with a computing element computing a ratio C_n (=A_n/2/B_n) of the sum A_n and the difference B_n of signal levels X_n, X_n-1 in continuous two sampling positions (n), (n-1) of an input signal.例文帳に追加

位相誤差検出回路７は、入力信号の連続する２つのサンプリング位置ｎ，（ｎ−１）における信号レベルＸ_ｎ、Ｘ_ｎ−１について、それらの和Ａ_ｎと差Ｂ_ｎの比Ｃ_ｎ（＝Ａ_ｎ／２／Ｂ_ｎ）を演算する演算器を備える。 - 特許庁

A signal processing circuit 101 has two sample-and-hold circuits 5a, 5b connected to the output end of an amplifier 2, and the outputs of the amplifier are sampled by the sample-and-hold circuits 5a, 5b at different voltages by means of sampling signals that are out of phase in terms of time.例文帳に追加

増幅器２の出力端に２個のサンプリングホールド回路５ａ，５ｂを接続し、このサンプルホールド回路５ａ，５ｂにより、増幅器の出力を、時間的に位相がずれたサンプリング信号により互いに異なる電圧でサンプリングする。 - 特許庁