「割込みクロック」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

クロック４に対応する割込みハンドラが時刻同期割込み信号によって起動すると、そのハンドラの中では、予め予約されたメモリ領域を参照し、パケットを順番に実行する。例文帳に追加

When an interrupt handler corresponding to a clock is started by a time-synchronization interrupt signal, packets are executed sequentially in the handler by referring to a previously reserved memory region. - 特許庁

割込み信号調整レジスタ９はサブプロセッサ制御回路の処理開始に伴ってサブプロセッサの動作クロックの周波数が変化されるとクロック変化情報を保持する。例文帳に追加

When the frequency of the operation clock of the sub-processor 3 is changed following the processing start of the sub-processor control circuit 8, an interruption signal control register 9 stores clock change information. - 特許庁

クロック信号の出力が停止している際に、周辺装置２０１からホスト装置２００への割込み要求を、クロック信号用の信号線を用いることで、ホスト装置２００へ伝える。例文帳に追加

A peripheral device 201 transmits an interrupt request to a host device 200 by using a signal line for a clock signal, when the clock signal output has been stopped. - 特許庁

送信終了割込み信号２５５を受けたプロセッサ１００は、クロック制御部２１４に対し、出力インターフェースオン信号２４２をオフにし、クロック制御部２１４は、出力インターフェース動作クロック２４３の出力を停止する。例文帳に追加

The processor 100 receives the transmission end interruption signal 255 to turn off an output interface turning-on signal 242 to a clock control part 214, and the clock control part 214 stops output of an output interface operation clock 243. - 特許庁

クロック信号に同期してデータ送受信を行う通信システムでは、ホスト装置がクロック信号の出力を停止すると、周辺装置からホスト装置へデータ転送ができず、周辺装置からホスト装置へ割込み要求を速やかに伝えることができない。例文帳に追加

To solve the problem that in a communication system in which data is transmitted and received in synchronization with a clock signal, a peripheral device cannot transfer data to a host device when the host device stops outputting the clock signal and thus the peripheral device cannot promptly transmit an interrupt request to the host device. - 特許庁

この変数が重要なのは、カーネルプロファイリングの粒度を決定するところにある。 すなわち、各クロックの割込みごとに、システムがカーネルコードを実行していれば、以下のようにカウンタの値がインクリメントされる。例文帳に追加

The significance of this variable is that it gives the granularity of the profiling: each clock tick, if the system was executing kernel code, a counter is incremented: profile[address >> prof_shift]++; The raw profiling information can be read from /proc/profile .  - JM

しかも、表示制御装置および電飾制御装置のそれぞれがリセット回路８４からのリセット信号に基いてタイマ割込み用のクロック信号を同時にリセットする。例文帳に追加

Moreover, each of the display controller and an electric decoration controller simultaneously reset the individual clock signals for timer interrupt based on a reset signal from a resetting circuit 84. - 特許庁

しかも、表示制御装置と音制御装置と電飾制御装置のそれぞれがリセット回路８４からのリセット信号に基づいてタイマ割込み用のクロック信号を同時にリセットする。例文帳に追加

Moreover, each of the display controller, a sound controller and an electric decoration controller simultaneously reset the individual clock signals for timer interrupt based on a reset signal from a resetting circuit 84. - 特許庁

ホスト装置２００は、この割込み要求を受信するとクロック信号の出力を再開し、周辺装置２０１との間でデータの送受信を再開できるようにする。例文帳に追加

The host device 200 receives the interrupt request, and resumes outputting a clock signal to enable data transmission and reception to and from the peripheral device 201. - 特許庁

タイミングコントロール部１５には、ＩＮＴＣ１６へ割込み要求信号７が出力されてからＣＰＵ１０よりＩＮＴＡＫ１９が出力されるまでのレスポンス期間に相当するクロック数が予め設定されている。例文帳に追加

In this single-chip microcomputer, a number of clocks equivalent to a response period after an interrupt request signal to an INTC section 16, until an INTAK 19 is outputted from a CPU 10 is set in advance to a timing control section 15. - 特許庁

プログラム実行中の中央処理ユニット２１の消費電力を測定するため、追跡部品を用いそれぞれのクロックサイクルにおける入力信号、出力信号、割込み条件を決定する。例文帳に追加

Using a trace component, the input signal, output signal and interrupt conditions for each clock cycle are decided for measuring the consumed power of the central processing unit 21 with the program under execution. - 特許庁

ＣＰＵへの割込み信号の発生状態に応じてクロック周波数を変化させ、回路の消費電力を低減する動作周波数自律設定回路を提供する。例文帳に追加

To provide an operating frequency autonomous setting circuit for changing clock frequency according to the generating status of an interrupting signal to a CPU, and for reducing the power consumption of a circuit. - 特許庁

これにより、ホスト装置２００からクロック信号の出力が停止している場合であっても速やかに周辺装置２０１からホスト装置へ割込み要求を伝えることが可能となる。例文帳に追加

This enables the peripheral device 201 to transmit an interrupt request to the host device promptly, even when the output of the clock signal from the host device 200 has been stopped. - 特許庁

マイコン１１は、電子機器の電源がオンにされた際にはＣＰＵを低速クロック周波数で稼動させ、操作部１３の操作に起因する割込みを検知する毎に、所定の期間が経過するまで高速クロック周波数でＣＰＵを稼動させ、所定の期間が経過した場合は低速クロック周波数でＣＰＵを稼動させる。例文帳に追加

The microcomputer 11 operates the CPU at the low-speed clock frequency when the power supply of the electronic equipment is ON, operates the CPU at the high-speed clock frequency until a prescribed period passes every time an interruption resulted from the operation of an operation part 13 is detected, and operates the CPU at the low-speed clock frequency after the lapse of the prescribed period. - 特許庁

各ＧＰＰがクロック信号に対し非同期のタイミングでＤＰＲＡＭ２６にアクセスする場合、ＦＰＧＡ２４０は、一方のＧＰＰの非同期エリアへのデータ書き込みに応じて、もう一方のＧＰＰに対して書込み完了通知を発信するために、書込み完了割込みをあげる。例文帳に追加

When each GPP performs access to the DPRAM 26 in timing which is asynchronous with the clock signal, the FPGA 240 raises write completion interruption to each GPP according as one GPP writes data in an asynchronous area in order to transmit write completion notification to the other GPP. - 特許庁

１クロックで複数命令が実行されるパイプライン方式のプロセッサにおいて、予め設定されたアドレスで複数の命令のいずれかの命令の実行タイミングをとらえてデバッグ用割込みを発生させ所望の状態を観測可能とするイベント検出回路の提供。例文帳に追加

To provide an event detecting circuit which makes it possible to observe a desired state by obtaining the execution timing of one of instructions with previously set addresses and generating an interruption for debugging for a pipeline system processor on which instructions are executed with one clock. - 特許庁

診断回路２２は、現在有効なアービトレーション回路１からの許可信号Ｇｎｔ_ｘと前記１クロック前の許可信号とが一致し、かつアービトレーション回路１へ他のリクエストがあるときは、アービトレーション回路１が故障しているとして、中央処理装置へ割込み信号ＩＮＴを出力する。例文帳に追加

When the valid permission signal Gnt-x from the arbitration circuit 1 is matched with the permission signal before one clock, and another request to the arbitration circuit 1 is present, a diagnostic circuit 22 judges that the arbitration circuit 1 breaks down, and outputs an interruption signal INT to a central processing unit. - 特許庁

シリアル通信のクロック信号及びデータ信号をバックグランドジョブで操作し、シリアル通信開始を示すシリアル通信開始フラグを定時タスクでセットし、シリアル通信開始フラグの検査をバックグランドジョブで行いタイマタスクの割込み処理をシリアル通信実行中でも拒否しないことを特徴とする。例文帳に追加

The physical quantity detecting device operates a clock signal and a data signal of the serial communication by a background job, sets a serial communication start flag indicating a start of the serial communication by an on-time task, checks the serial communication start flag by the background job, and does not reject an interrupt handling of a timer task even during the execution of the serial communication. - 特許庁

演出制御基板５１のタイマ割込み処理では、系列毎に設けられた全駆動ＩＣにモード制御信号を出力した後、各系列の駆動回路ＤＧ１〜ＤＧ３に、階調データとこれに同期するシフトクロックとを、別々の信号線を使用して順番に出力することで、全てのランプの点灯状態を指定する。例文帳に追加

In the timer interruption processing of the performance control board 51, by outputting the mode control signals to all drive ICs provided in each system and then sequentially outputting the gradation data and the shift clock synchronized with them to the drive circuits DG1-DG3 of the respective systems using separate signal lines, the lighting states of all lamps are specified. - 特許庁