| 意味 | 例文 (999件) |
演算回路の部分一致の例文一覧と使い方
該当件数 : 5116件
比較回路２６は、チェック演算回路２５の演算結果と不揮発デバイス１０から読み出された機密ＣＲＣデータとの比較を行う。例文帳に追加
A comparison circuit 26 compares the secret CRC data read out from the nonvolatile device 10 with a result of arithmetic operation in the check arithmetic circuit 25. - 特許庁
回路規模を大きくすることなしに、演算処理を高速、高精度で行うことができる演算回路を提供する。例文帳に追加
To provide an arithmetic circuit for quickly and precisely operating arithmetic processing without increasing a circuit scale. - 特許庁
ベイヤ画像をＲＧＢ画像にデモザイキングする際に、デモザイキングのため演算量を低減し、演算回路の回路規模を低減する。例文帳に追加
To reduce size of operation circuits by reducing the computational complexity for demosaicing, in the demosaicing of Bayer images to RGB images. - 特許庁
比較回路２６は、チェック演算回路２５の演算結果と、ＲＯＭ１０から読み出された機密ＣＲＣデータとの比較を行う。例文帳に追加
A comparing circuit 26 compares an operation result of the check operation circuit 25 with the secret CRC data read out from the ROM 10. - 特許庁
演算増幅器を含むアナログ回路の入出力特性測定装置及び演算増幅器を含むアナログ回路の入出力特性測定方法例文帳に追加
INPUT/OUTPUT CHARACTERISTIC MEASURING DEVICE AND METHOD OF ANALOG CIRCUIT INCLUDING OPERATIONAL AMPLIFIER - 特許庁
制御回路１４はｄｑ軸演算部１５により演算された結果を用い、制御信号を駆動回路１３に出力する。例文帳に追加
The control circuit 14 uses the result calculated by the dq axis arithmetic part 15 to output a control signal to a drive circuit 13. - 特許庁
必要とするＢＩＰ−Ｎ演算回路の個数を最小にして回路規模が小さいＢＩＰ演算装置を提供する。例文帳に追加
To provide a BIP arithmetic unit of small circuit scale by minimizing the number of BIP-N arithmetic circuits to be required. - 特許庁
命令フェッチ回路１０は、条件分岐命令であった場合、演算状態フラグ論理演算回路８の出力を参照する。例文帳に追加
In the case of a conditional branch instruction, an instruction fetch circuit 10 refers to the output of the operation state flag logical operation circuit 8. - 特許庁
回路規模が小さく、また、演算速度が速く、且つ、開発期間の短縮化を図ることが可能な二乗演算回路を提供すること。例文帳に追加
To provide a square operation circuit reduced at its circuit scale, having a high operation speed and capable of shortening a development period. - 特許庁
不定値生成回路１６により生成された不定値に基づいて、演算回路２０は所定の演算を行う。例文帳に追加
An arithmetic circuit 20 performs a prescribed arithmetic operation based on an uncertain value generated by an uncertain value generating circuit 16. - 特許庁
誘導経路上の渋滞を誘導経路上渋滞検出部３１で検出したとき、迂回路演算部３３が迂回路を演算する。例文帳に追加
The detour is computed when a congestion is detected on the guide route by a congestion detection part 31 for the induction path. - 特許庁
ハイパスフィルタ回路１３は、駆動輪滑り率演算回路１２で演算された駆動輪滑り率Ｓに対してハイパスフィルタ処理を行う。例文帳に追加
A high-pass filter circuit 13 performs high-pass filter processing on a driving wheel slip factor S computed by a circuit 12 for computing the driving wheel slip factor. - 特許庁
比較回路２６は、チェック演算回路２５の演算結果と、ＲＯＭ１０から読み出された機密ＣＲＣデータとの比較を行う。例文帳に追加
By a comparison circuit 26, the secret CRC data read out from the ROM 10 are compared with the result of calculation in the check arithmetic circuit 25. - 特許庁
回路面積を小さくすることができるとともに、高精度に抵抗値を設定することができる可変抵抗回路、この抵抗回路を用いた演算増幅回路およびこの演算増幅回路を用いた半導体集積回路を提供する。例文帳に追加
To provide a variable resistance circuit, that can reduce the area of the circuit and sets its resistance with high accuracy and to provide an arithmetic amplifier circuit, using this resistance circuit and a semiconductor integrated circuit using this arithmetic amplifier circuit. - 特許庁
非同期式回路２００は、段階的に接続された複数の回路ブロックを備え、夫々の回路ブロックが、演算回路と、該演算回路に対して２相式制御を行う制御回路を有する。例文帳に追加
The asynchronous circuit 200 includes a plurality of circuit blocks connected stepwisely, and the respective circuit blocks have operation circuits and control circuits for performing two-phase control of the operation circuits. - 特許庁
同一半導体基板上にＭＯＳＦＥＴ回路で構成される差動増幅回路部と出力回路部からなる２段型演算増幅回路、及び、基準電圧発生回路を備えてなるレギュレータ回路において、演算増幅器のオフセットばらつきを抑制する。例文帳に追加
To suppress offset variation of an operational amplifier. - 特許庁
論理演算をビット信号に対応させたディジタル電子回路例文帳に追加
a digital electric circuit called {logical circuit} - EDR日英対訳辞書
ディセーブル機能を有する演算増幅器を含む信号復調回路例文帳に追加
SIGNAL DEMODULATION CIRCUIT INCLUDING OPERATIONAL AMPLIFIER HAVING DISABLE FUNCTION - 特許庁
レジスタＲ０は、フィルタ係数をフィルタ演算回路１３に供給する。例文帳に追加
The register R0 supplies filter coefficients to the filter operation circuit 13. - 特許庁
演算増幅器のマクロモデル及びこれを用いた回路設計シミュレータ例文帳に追加
MACRO MODEL OF OPERATIONAL AMPLIFIER AND CIRCUIT DESIGN SIMULATOR USING THE SAME - 特許庁
測位システム，測位演算装置，及び測位システム用回路例文帳に追加
POSITIONING SYSTEM, POSITIONING ARITHMETIC UNIT, AND CIRCUIT FOR POSITIONING SYSTEM - 特許庁
演算回路９は、両加算信号を比較して検波出力を得る。例文帳に追加
The arithmetic circuit 9 obtains a detection output by comparing both added signals. - 特許庁
演算増幅器104、106はサンプリング回路82からの出力信号を受ける。例文帳に追加
Calculation amplifiers 104 and 106 receive the output signal from a sampling circuit 82. - 特許庁
Ｄ型ＦＦ４は演算回路の出力をクロックfsでラッチする。例文帳に追加
A D type FF 4 latches an output of the operation circuit by a clock fs. - 特許庁
第１型の演算増幅器ＶＯＦＲは第１、第２の補助回路を含む。例文帳に追加
The first-type operational amplifier VOFR includes the first and the second auxiliary circuits. - 特許庁
演算回路４４は両信号を一方を反転して加算する。例文帳に追加
The arithmetic circuit 44 adds both the signals after inverting one of the signals. - 特許庁
本発明に係る演算増幅回路１２２Ａは差動増幅部３１を含む。例文帳に追加
The operational amplifier circuit 122A includes a differential amplifier 31. - 特許庁
サーボ誤差信号演算回路およびそれを用いた光ディスク装置例文帳に追加
SERVO ERROR SIGNAL CALCULATION CIRCUIT AND OPTICAL DISK DEVICE USING THE SAME - 特許庁
ロジック回路は、論理演算して第１の信号を出力する。例文帳に追加
The logic circuit performs logical operation and outputs a first signal. - 特許庁
演算増幅器、積分回路、帰還増幅器及び帰還増幅器の制御方法例文帳に追加
OPERATION AMPLIFIER, INTEGRATION CIRCUIT, AND FEEDBACK AMPLIFIER AND ITS CONTROL METHOD - 特許庁
演算およびスリープ・モード中のデータ格納回路並びに方法例文帳に追加
CIRCUIT AND METHOD FOR STORING DATA IN OPERATIONAL AND SLEEP MODES - 特許庁
演算増幅器、駆動回路、駆動装置、および画像形成装置例文帳に追加
CALCULATION AMPLIFIER, DRIVE CIRCUIT, DRIVING DEVICE, AND IMAGE FORMING APPARATUS - 特許庁
ダイレクトデジタル周波数合成器のパデ（Ｐａｄｅ）近似演算変換回路例文帳に追加
PADE APPROXIMATION OPERATION CONVERSION CIRCUIT FOR DIRECT DIGITAL FREQUENCY SYNTHESIZER - 特許庁
データ符号化回路、データ記録装置およびＰＩ／ＰＯ演算処理方法例文帳に追加
DATA CODING CIRCUIT, DATA RECORDER, AND PI/PO ARITHMETIC PROCESSING METHOD - 特許庁
演算増幅器及びそれを用いた液晶パネル駆動用回路例文帳に追加
OPERATIONAL AMPLIFIER AND LIQUID CRYSTAL PANEL DRIVE CIRCUIT USING THE SAME - 特許庁
演算回路７は、電気伝導率から気液相の割合分布を獲得する。例文帳に追加
The operation circuit 7 acquires the gas-liquid phase ratio distribution from the electric conductivity. - 特許庁
スミア演算回路、撮像装置、及び固体撮像素子の駆動方法例文帳に追加
SMEAR ARITHMETIC CIRCUIT, IMAGING DEVICE, AND SOLID-STATE IMAGING ELEMENT DRIVING METHOD - 特許庁
演算増幅器およびそれを用いた増幅回路、ならびに電子機器例文帳に追加
OPERATIONAL AMPLIFIER, AMPLIFIER CIRCUIT USING THE SAME, AND ELECTRONIC APPARATUS - 特許庁
描画処理システム、及び描画演算を行う半導体集積回路例文帳に追加
PLOTTING SYSTEM AND SEMICONDUCTOR INTEGRATED CIRCUIT FOR PERFORMING PLOTTING ARITHMETIC OPERATION - 特許庁
小さいサイズで、高い演算精度のセットアップ回路を提供する。例文帳に追加
To provide a setup circuit of a small size and high arithmetic accuracy. - 特許庁
演算増幅器及び駆動回路、液晶表示装置の駆動方法例文帳に追加
OPERATIONAL AMPLIFIER, DRIVE CIRCUIT, DRIVING METHOD OF LIQUID CRYSTAL DISPLAY - 特許庁
少ない回路規模及び少ない演算量で指向性送信すること。例文帳に追加
To transmit a signal with directivity with a small circuit scale and a small computational quantity. - 特許庁
論理演算回路、発光素子チップ、露光装置および画像形成装置例文帳に追加
LOGICAL OPERATION CIRCUIT, LIGHT-EMITTING ELEMENT CHIP, EXPOSURE DEVICE AND IMAGE FORMING APPARATUS - 特許庁
本発明に係る演算増幅回路１２２Ａは差動増幅部３１を含む。例文帳に追加
The operational amplifier circuit 122A includes a differential amplifier unit 31. - 特許庁
前処理回路２は、演算対象となる数値をレジスタ１に格納する。例文帳に追加
A preprocessing circuit 2 stores a numerical value to be calculated, in a register 1. - 特許庁
画像処理に用いる演算回路に複数の機能を持たせる。例文帳に追加
To make an arithmetic circuit used for image processing have a plurality of functions. - 特許庁
演算回路の検証を容易にし、且つ所要時間の短縮を図る。例文帳に追加
To facilitate verification of an operation circuit and to reduce a required time. - 特許庁
このため回路規模もしくは演算量を減らすことができる。例文帳に追加
Thus, a circuit scale or a calculation amount can be reduced. - 特許庁
| 意味 | 例文 (999件) |
| Copyright © Japan Patent office. All Rights Reserved. |
 | Copyright © National Institute of Information and Communications Technology. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！|
ログイン |
Weblio会員(無料)になると
|
