意味 | 例文 (999件) |
演算回路の部分一致の例文一覧と使い方
該当件数 : 5116件
演算回路とそのエラー検出方法例文帳に追加
ARITHMETIC CIRCUIT AND ITS ERROR DETECTING METHOD THEREFOR - 特許庁
シェ−ピング演算回路の監視方法及びその装置例文帳に追加
METHOD AND DEVICE FOR MONITORING SHAPING ARITHMETIC CIRCUIT - 特許庁
受信装置、補償演算回路、および受信方法例文帳に追加
RECEIVING DEVICE, COMPENSATION OPERATING CIRCUIT, AND RECEIVING METHOD - 特許庁
演算増幅器及びそれを用いた表示駆動回路例文帳に追加
OPERATIONAL AMPLIFIER AND DISPLAY DRIVE CIRCUIT EMPLOYING THE SAME - 特許庁
回路規模を削減し、演算精度の向上を図る。例文帳に追加
To reduce a circuit scale, and to improve arithmetic precision. - 特許庁
複数の演算装置を有する電子回路例文帳に追加
ELECTRONIC CIRCUIT HAVING A PLURALITY OF ARITHMETIC UNITS - 特許庁
演算増幅器、駆動回路及び電気光学装置例文帳に追加
OPERATIONAL AMPLIFIER, DRIVE CIRCUIT AND ELECTROOPTICAL DEVICE - 特許庁
演算器及び半導体集積回路装置例文帳に追加
COMPUTING UNIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE - 特許庁
演算回路及び2進数の変換方法例文帳に追加
ARITHMETIC CIRCUIT AND BINARY NUMBER CONVERSION METHOD - 特許庁
乗算剰余演算方法および乗算剰余回路例文帳に追加
MULTIPLICATION RESIDUE ARITHMETIC METHOD AND MULTIPLICATION RESIDUE CIRCUIT - 特許庁
光ディスク装置、その製造方法及び演算回路例文帳に追加
OPTICAL DISK APPARATUS, METHOD FOR MANUFACTURING THE SAME, AND ARITHMETIC CIRCUIT - 特許庁
零入力電流制御回路を含む演算増幅装置例文帳に追加
ARITHMETIC AMPLIFYING DEVICE COMPRISING ZERO INPUT CURRENT CONTROL CIRCUIT - 特許庁
演算増幅回路および電子情報機器例文帳に追加
OPERATIONAL AMPLIFIER CIRCUIT AND ELECTRONIC INFORMATION EQUIPMENT - 特許庁
演算回路及び超音波治療装置例文帳に追加
ARITHMETIC CIRCUIT AND ULTRASONIC TREATMENT DEVICE - 特許庁
算術演算回路合成装置および方法例文帳に追加
DEVICE AND METHOD FOR MATHEMATICAL ARITHMETIC CIRCUIT COMPOSITION - 特許庁
ガロア体上の元の除算演算回路例文帳に追加
画像処理回路における演算処理を高速化する。例文帳に追加
To speed up arithmetic processing in an image processing circuit. - 特許庁
演算増幅器及びそれを用いた定電流発生回路例文帳に追加
OPERATIONAL AMPLIFIER AND CONSTANT CURRENT GENERATING CIRCUIT USING IT - 特許庁
閾値演算回路及びこれを用いたANDゲ—ト回路、自己保持回路及び起動信号発生回路例文帳に追加
THRESHOLD COMPUTATION CIRCUIT AND GATE CIRCUIT, SELF HOLDING CIRCUIT AND ACTIVATION SIGNAL GENERATION CIRCUIT USING THE SAME - 特許庁
デジタル遅延回路及びそれを利用したステレオ音場演算回路例文帳に追加
DIGITAL DELAY CIRCUIT AND STEREO SOUND FIELD ARITHMETIC CIRCUIT UTILIZING THE SAME - 特許庁
位相オフセット演算回路および信号点マッピング回路例文帳に追加
PHASE OFFSET CALCULATING CIRCUIT AND SIGNAL POINT MAPPING CIRCUIT - 特許庁
電圧基準回路は論理演算ユニットおよび電圧選択回路を含む。例文帳に追加
The voltage reference circuit comprises an arithmetic and logic unit and a voltage selection circuit. - 特許庁
演算比較器、差動出力回路、および半導体集積回路例文帳に追加
OPERATIONAL COMPARATOR, DIFFERENTIAL OUTPUT CIRCUIT, AND SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁
CMOSインバータ回路、DCオフセット検出回路、および演算増幅器例文帳に追加
CMOS INVERTER CIRCUIT, DC OFFSET DETECTION CIRCUIT AND OPERATIONAL AMPLIFIER - 特許庁
演算処理回路、半導体集積回路、及びプログラムの変換方法例文帳に追加
ARITHMETIC OPERATION CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, AND PROGRAM CONVERSION METHOD - 特許庁
半導体集積回路、論理演算回路およびフリップフロップ例文帳に追加
SEMICONDUCTOR INTEGRATED CIRCUIT, LOGICAL OPERATION CIRCUIT AND FLIP-FLOP - 特許庁
演算増幅器並びにこれを用いたサンプルホールド回路及びフィルタ回路例文帳に追加
OPERATION AMPLIFIER, SAMPLE-HOLD CIRCUIT USING IT AND FILTER CIRCUIT - 特許庁
ガロア体乗算回路およびガロア体逆元演算回路例文帳に追加
GALOIS FIELD MULTIPLYING CIRCUIT AND GALOIS FIELD INVERSE ELEMENT ARITHMETIC CIRCUIT - 特許庁
演算増幅器5の負入力回路には負帰還回路が接続される。例文帳に追加
A negative feedback circuit is connected to a negative input circuit of the operational amplifier 5. - 特許庁
積分演算回路15の出力は判定回路16に送られる。例文帳に追加
The output from the integration operation circuit 15 is sent to a determination circuit 16. - 特許庁
演算増幅回路、駆動回路及び位相余裕の調整方法例文帳に追加
OPERATIONAL AMPLIFIER CIRCUIT, DRIVING CIRCUIT, AND ADJUSTMENT METHOD OF PHASE MARGIN - 特許庁
回路構成方法、その装置およびそのプログラムと、その演算回路例文帳に追加
METHOD, DEVICE AND PROGRAM FOR FORMING CIRCUIT, AND COMPUTING CIRCUIT THEREFOR - 特許庁
回路規模を低減する演算回路及び画像認識装置を提供する例文帳に追加
To provide an arithmetic circuit having the circuit scale reduced and an image recognition device. - 特許庁
また、前記電源回路は演算増幅器を用いた電源回路とする。例文帳に追加
Moreover, the above power circuit is turned into a power circuit using an operational amplifier. - 特許庁
遅延回路16の出力は、演算回路10にも印加される。例文帳に追加
The output of the delay circuit 16 is also impressed to the arithmetic circuit 10. - 特許庁
電流値検出回路12は平均値演算回路13と接続されている。例文帳に追加
A current value detection circuit 12 is connected with an average calculation circuit 13. - 特許庁
演算増幅回路、駆動回路、電気光学装置及び電子機器例文帳に追加
OPERATIONAL AMPLIFIER CIRCUIT, DRIVING CIRCUIT, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS - 特許庁
回路構成を簡単にした標準偏差値演算回路を提供する。例文帳に追加
To provide a standard deviation arithmetic circuit whose circuit configuration is simplified. - 特許庁
論理差分回路もしくは含意回路によって論理演算を行う。例文帳に追加
The logical calculation is performed by a logical difference circuit or an implication circuit. - 特許庁
16ビット全加算演算回路(IADD16)が、半加算演算部38と、第1演算部39と、第2演算部40と、第3演算部41と、第4演算部42とをそなえて構成する。例文帳に追加
A 16-bit full addition calculation circuit (IADD 16) is composed by being provided with: a half-addition calculation part 38; a first calculation part 39; a second calculation part 40; a third calculation part 41; and a fourth calculation part 42. - 特許庁
高速なアナログ演算で差分の絶対値及びその和が演算できる演算回路と演算装置、及びそれに適した簡単な構成の半導体演算回路の実現。例文帳に追加
To provide an arithmetic circuit, an arithmetic unit and a semiconductor arithmetic circuit in simple configuration suitable therefor with which the absolute value of a difference and the sum can be operated by high speed analog operation. - 特許庁
拡張精度演算回路と単・倍精度演算回路とにより単精度同士/倍精度同士の並列演算を実現し、演算処理を高速化して演算実行時間を短縮できること。例文帳に追加
To quicken arithmetic processing, and to shorten an arithmetic execution time by achieving a parallel arithmetic operation with mutual single accuracy/mutual double accuracy by an extension accuracy arithmetic circuit and a single/double accuracy arithmetic circuit. - 特許庁
上記課題を解決するために、浮動小数点演算回路に、第1の演算結果を出力する第1の演算器101と、第2の演算結果を出力する第2の演算器102と、第1の演算結果と第2の演算結果とについて所定ビット幅の比較を行う比較回路103と、を備える。例文帳に追加
This floating point arithmetic circuit is provided with: a first arithmetic unit 101 for outputting a first arithmetic result; a second arithmetic unit 102 for outputting a second arithmetic result; and a comparator circuit 103 for comparing predetermined bit width about the first arithmetic result and the second arithmetic result. - 特許庁
強誘電体デバイスMFSFETを用いて演算機能と記憶機能を一体化した基本演算回路をコンパクトに構成し、演算器−メモリ間のデータ転送を基本演算回路内部に局所化すると共に、基本演算回路の結線のみによって付加回路なしで組合せ回路を実現する。例文帳に追加
A basic arithmetic logic circuit in which an operation function and a storage function are integrated is constituted compactly using a ferroelectric device MFSFET, data transfer between a computing unit and a memory is localized in the basic arithmetic logic circuit, and a combination circuit is realized without an additional circuit by only wiring of the basic arithmetic logic circuit. - 特許庁
また、演算回路を備えることで、演算と比較を数回繰り返すことにより、鑑定がより確実になる。例文帳に追加
Furthermore, the appraisal becomes more certain by providing an arithmetic circuit and repeating compute and compare several times. - 特許庁
演算回路1は入力信号viとフィードバック信号Fbとの差を演算する。例文帳に追加
An arithmetic circuit 1 operates a difference between an input signal vi and a feedback signal Fb. - 特許庁
演算ユニット、エラー訂正復号回路及び誤り位置多項式の演算方法例文帳に追加
ARITHMETIC UNIT, ERROR-CORRECTION DECODING CIRCUIT AND ARITHMETIC METHOD OF ERROR LOCATOR POLYNOMIAL - 特許庁
二乗演算回路a16による二乗和演算(I/P)^2+(Q/P)^2により相関信号が得られる。例文帳に追加
A correlation signal is obtained through a square-sum operation of (I/P)2+(Q/P)2 by the square calculation circuit a16. - 特許庁
意味 | 例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |