「演算回路」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

相関演算処理実行方法、プログラム、制御回路、信号処理回路及び測位装置例文帳に追加

CORRELATION ARITHMETIC PROCESSING EXECUTION METHOD, PROGRAM, CONTROL CIRCUIT, SIGNAL PROCESSING CIRCUIT, AND POSITIONING DEVICE - 特許庁

内視鏡プロセッサ４０はＡＧＣ回路４４及び擬似カラー画像演算回路４６等を有する。例文帳に追加

The endoscope processor 40 is provided with an AGC circuit 44 and a pseudo color image computing circuit 46, etc. - 特許庁

このMIC演算値D50は、MACハードウェア処理回路６０内のWEP回路で暗号処理される。例文帳に追加

Encryption processing is carried out to the MIC operation value D50 in a WEP circuit in an MAC hardware processing circuit 60. - 特許庁

中継回路１１は、当該生成された多相クロックＭＰ０を論理演算回路１２に分配する。例文帳に追加

The relay circuit 11 distributes the generated multiphase clock MP0 to the logical operation circuit 12. - 特許庁

半導体集積回路の特性演算システムおよび半導体集積回路の設計方法例文帳に追加

CHARACTERISTIC CALCULATION SYSTEM AND DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

制御量演算回路１２は、アイリス駆動回路１３及びＤ／Ａ変換器１４に接続される。例文帳に追加

The control quantity arithmetic circuit 12 is connected to an iris drive circuit 13 and a D/A converter 14. - 特許庁

論理回路、および、それを使用した浮動小数点演算回路とマイクロプロセッサ例文帳に追加

LOGIC CIRCUIT, AND FLOATING-POINT ARITHMETIC CIRCUIT AND MICROPROCESSOR USING SAME - 特許庁

電圧発生回路７は、演算回路により発生された電圧データに基づき電圧を発生する。例文帳に追加

A voltage generation circuit 7 generates voltage based on the voltage data generated by the arithmetic circuit. - 特許庁

マスキング回路は、信号経路および上記エラー演算回路に接続されている。例文帳に追加

The masking circuit is connected to the signal path and the error calculation circuit. - 特許庁

出力制御回路９は、演算回路８による制御指令に応じて制御信号を生成する。例文帳に追加

An output control circuit 9 generates a control signal corresponding to a control command by the calculation circuit 8. - 特許庁

入力画像信号が直交変換演算処理回路３１および遅延回路３２に供給される。例文帳に追加

An orthogonal transform arithmetic processing circuit 31 and a delay circuit 32 of this image information converter receive an input image signal. - 特許庁

ノイズ除去装置１０は、受信部１１、演算回路１２、ＲＡＭ１３、減算回路１４を有する。例文帳に追加

This noise elimination device 10 has a receiving part 11, an arithmetic circuit 12, a RAM 13 and a subtraction circuit 14. - 特許庁

絶対値回路４１８は、演算回路４１６の出力の絶対値を求める。例文帳に追加

An absolute value circuit 418 obtains an absolute value of an output of the arithmetic circuit 416. - 特許庁

絶対値回路４１７は、演算回路４１２の出力の絶対値を求める。例文帳に追加

An absolute value circuit 417 obtains an absolute value of an output of the arithmetic circuit 412. - 特許庁

デジタルロジック回路１１は、少なくとも一対の並列演算回路１１ａ、１１ｂを有している。例文帳に追加

The digital clock circuit 11 includes at least one pair of parallel arithmetic circuits 11a, 11b. - 特許庁

供給停止検出装置４２は、アドミタンス演算回路と判定回路とを備えている。例文帳に追加

The supply-stop detecting device 42 is provided with an admittance computing circuit an a judgment circuit. - 特許庁

ビタビ復号装置の回路規模を小さくすることができるＡＣＳ演算回路を提供する。例文帳に追加

To provide an ACS arithmetic circuit that can reduce the circuit scale of a Viterbi decoder. - 特許庁

演算値が、駆動回路６０２の駆動限界値に達すると、制御回路２２は記録動作を停止する。例文帳に追加

When the operated value reaches the driving limit value of the driving circuit 602, a control circuit 22 stops the recording operation. - 特許庁

入力画像信号は、遅延回路３１と、アクティビティ演算回路３２とに供給される。例文帳に追加

An input image signal is fed to a delay circuit 31 and an activity arithmetic circuit 32. - 特許庁

本発明によれば、第１の演算回路と、第２の演算回路と、第１の演算回路の１出力信号に結合されたルーティングドライバ回路と、第２の演算回路の１入力に結合されたルーティングレシーバ回路と、ドライバ回路からレシーバ回路へ延在している相互接続コンダクタを備えた、プログラマブルロジックデバイスが提供される。例文帳に追加

A programmable logic device is provided which comprises first operational circuitry, second operational circuitry, routing driver circuitry coupled to an output signal of the first operational circuitry, routing receiver circuitry coupled to an input of the second operational circuitry, and an interconnection conductor that extends from the driver circuitry to the receiver circuitry. - 特許庁

ＰＷＭ回路２は演算回路１の出力をパルス幅変調信号に変換する。例文帳に追加

A PWM (pulse width modulation) circuit 2 converts an output of the arithmetic circuit 1 into a pulse width modulated signal. - 特許庁

演算増幅器の帰還回路のコンデンサを用いた場合でも、回路動作を安定化する。例文帳に追加

To stabilize the circuit operation even in the use of the capacitor of the feedback circuit of an arithmetic amplifier. - 特許庁

１段目〜３段目の回路３〜５内の演算増幅回路１１，１３の利得は２である。例文帳に追加

The gain of the operational amplifiers 11, 13 in the 1st-3rd stage circuits 3, 4, 5 is selected to be '2'. - 特許庁

ゲーティング回路挿入部は、入力端子と演算器との間にゲーティング回路を挿入する。例文帳に追加

The gating circuit insertion part inserts a gating circuit between the input terminal and the arithmetic unit. - 特許庁

小さな演算回路で速度を高精度に検出することができる速度検出回路を提供する。例文帳に追加

To provide a speed detection circuit for highly accurately detecting a speed in a small arithmetic circuit. - 特許庁

予測タップ抽出回路８１は、予測タップを抽出し、積和演算回路８５に出力する。例文帳に追加

The prediction tap extract circuit 81 extracts a prediction tap and outputs it to the product sum arithmetic circuit 85. - 特許庁

仮想画素演算回路１２は、周辺Ｂ信号抽出回路２１と、周辺Ｒ信号抽出回路２２と、周辺Ｇ信号抽出回路２３と、演算回路２４とを有する。例文帳に追加

A virtual pixel arithmetic circuit 12 includes a peripheral B signal extraction circuit 21, a peripheral R signal extraction circuit 22, a peripheral G signal extraction circuit 23, and an arithmetic circuit 24. - 特許庁

演算回路２内の乗算回路３，４，５，６を、第１および第２の乗算回路構成方法のうちその演算回路を小規模に構成する乗算回路構成方法を選択して構成する。例文帳に追加

Multiplying circuits 3, 4, 5 and 6 in the arithmetic circuit 2 are constituted by selecting a multiplying circuit constitution method for constituting the arithmetic circuit in a small scale from first and second multiplying circuit constitution methods. - 特許庁

バイアス演算回路１１は上限検出回路９からのバイアス電圧と、下限検出回路１０からのバイアス電圧との平均値を演算し、ＲＺ変換回路１とＲＺ変換回路２とに対して出力する。例文帳に追加

A bias arithmetic circuit 11 calculates an average between the bias voltage from the upper limit detection circuit 9 and the bias voltage from the lower limit detection circuit 10, and outputs the average to RZ conversion circuits 1, 2. - 特許庁

演算回路部は、加算デバイスや乗算デバイス等を組み合わせることで、理想C回路モデルやRC回路モデルなどのコンデンサの等価回路から導き出された回路方程式の演算を行う。例文帳に追加

An operation circuit part performs calculation of circuit equations derived from capacitor equivalent circuits of an ideal C circuit, RC circuit and the like by combining an addition device, a multiplication device and the like. - 特許庁

アナログ−デジタル変換回路１において、１段目〜３段目の回路３，４，５は、サブＡ／Ｄコンバータ９、Ｄ／Ａコンバータ１０、演算増幅回路１１、減算回路１２および演算増幅回路１３を備える。例文帳に追加

Each of 1st-3rd stage circuits 3, 4, 5 of the analog/digital conversion circuit 1 is provided with a sub analog/digital converter 9, a digital/analog converter 10, an operational amplifier circuit 11, a subtractor circuit 12 and an operational amplifier circuit 13. - 特許庁

ホストからのデータを前記メモリ１０１に書き込む前に、ＥＤＣ演算回路１１０とスクランブル演算回路１１１に入力して処理し、その後、スクランブル演算回路１１１からメモリ１０１に書き込まれたデータに対して、ＰＩ演算回路１０４とＰＯ演算回路１０５にて、誤り訂正符号の付加処理を行う。例文帳に追加

Before data from a host is written in a memory 101, it is inputted to an EDC arithmetic circuit 110 and a scramble arithmetic circuit 111 and processed, after that, additional processing of an error correction code is performed by a PI arithmetic circuit 104 and a PO arithmetic circuit 105 for data written in the memory 101 from the scramble arithmetic circuit 111. - 特許庁

暗号・復号演算部に、暗号・復号演算回路とそれを回避する回避経路とを含ませ、入力されたデータを、暗号・復号演算回路において暗号化または復号化させるか、暗号・復号演算回路を迂回してそのまま出力させるか選択可能とする。例文帳に追加

An encryption/decryption arithmetic section includes an encryption/decryption arithmetic circuit and a circuit path for bypassing the encryption/decryption arithmetic circuit so that whether the encryption/decryption arithmetic circuit encrypts or decrypts received data or the input data are outputted as they are by bypassing the encryption/decryption arithmetic circuit is selected. - 特許庁

基準挟圧力演算回路２５は、入力トルク検出回路２３で検出された入力トルクＴｉｎと、減速比演算回路２４で演算された減速比γと、所定のパラメータとを用いて、基準挟圧力Ｆｃ＿ｂを演算する。例文帳に追加

A reference clamping pressure operating circuit 25 operates a reference clamping pressure Fc_b based on the input torque Tin detected by an input torque detecting circuit 23, a reduction ratio γ operated by a reduction ratio operating circuit 24, and a specific parameter. - 特許庁

遅延補正手段４８は、潮流演算回路４３にて潮流を演算する際に、潮流演算回路４３に対する対水船速の入力と、潮流演算回路４３に対する絶対船速の入力との間で時間差がある場合に、前記時間差を補正する。例文帳に追加

When operating a tidal current by a tidal current operation circuit 43, in the case of having a time difference between input of the ship speed through the water to the tidal current operation circuit 43 and input of the absolute ship speed to the tidal current operation circuit 43, a delay correction means 48 corrects the time difference. - 特許庁

従来の画像復号装置では、逆量子化回路と逆離散コサイン変換回路は全てのＤＣＴ係数を全部演算することで一回路当りの演算量を一定としているため、演算時間が一定となり、これ以上の演算速度の向上や消費電力の削減が難しい。例文帳に追加

To solve a problem of a conventional image decoding apparatus having difficulties in improvement of an arithmetic processing speed in excess of a predetermined arithmetic operation time and reduction of the power consumption because an inverse quantization circuit and an inverse discrete cosine transform circuit of the conventional image decoding apparatus entirely compute all DCT factors to make the computing complexity per circuit constant resulting in holding the arithmetic operation time constant. - 特許庁

そして、ｃｈ比較回路部１２でそのピークｃｈと基準ｃｈを用いて演算係数を算出し、検出された放射線のｃｈデータを、その演算係数を用いてｃｈデータ適正化回路部１３で適正化し、それを工学値演算回路部１４での演算に用いる。例文帳に追加

An operation multiplier is calculated in an ch comparator circuit section 12 by using the peak ch and the reference ch, detected radiation ch data are rationalized by using the operation multiplier with a ch data rationalization circuit section 13, and it is used for computation in an engineering value computing circuit section 14. - 特許庁

ＢＩＰ—Ｎ演算回路１のＢＩＰ−Ｎ演算値１１と挿入データ１４とを入力する差分挿入回路４を設けることにより、従来必要であった別のＢＩＰ−Ｎ演算回路によるＢＩＰ−Ｎ演算を不要にする。例文帳に追加

BIP-N operation by another BIP-N arithmetic circuit, which is required in a conventional manner, is dispensed with by providing a differential insertion circuit 4 to input a BIP-N arithmetic value 11 of the BIP-N arithmetic circuit 1 and insertion data 14. - 特許庁

ナノメートル領域に配置した量子ドット間に特有な光物理現象を見出し、光の回折限界に支配されることなく和演算や積和演算を始めとした演算処理等を行うことができる演算回路を提供する。例文帳に追加

To provide an arithmetic circuit with which arithmetic processing, such as summing and summing of products and so on is carried out, without being influenced by a diffraction limit of light by finding a photophysical phenomenon distinct among quantum dots arranged in nanometer region. - 特許庁

積演算装置及び積和演算装置における構成を簡素化し、これらの装置を含む回路全体の面積に対する積演算装置及び積和演算装置の占有面積を小さくする。例文帳に追加

To simplify configurations of a product arithmetic unit and a product sum arithmetic unit and to reduce occupied areas of the product arithmetic unit and the product sum arithmetic unit in the area of the whole circuit including these units. - 特許庁

音声符号化処理における積和演算処理とそれ以外の符号化処理とを分割し、積和演算を除く符号化処理をなすＣＰＵコア２と、積和演算処理専用の積和演算回路３とを設ける。例文帳に追加

This device is provided with a CPU core 2 for performing encoding processing except product sum operation by dividing sound encoding processing into product sum operating processing and other encoding processing and a product sum operating circuit 3 only for product sum operating processing. - 特許庁

高速に演算処理を実行可能な不動小数点演算装置において、桁落ち予測回路（６０）は、セレクタ（２、３）を通る前の被演算数を直接取り込み、前記被演算数の減算器（５）による減算結果の桁落ちを予測する。例文帳に追加

In a floating-point arithmetic unit capable of quickly executing the arithmetic processing, a canceling prediction circuit 6 directly takes in operands before they pass selectors 2 and 3 and predicts canceling of the subtraction result in a subtractor 5 of operands. - 特許庁

前段の演算処理の結果に前段と同一の演算処理を施して複数段の演算処理を実行する小型の演算処理回路を提供する。例文帳に追加

To provide a compact arithmetic processing circuit for realizing arithmetic processing across a plurality of stages by operating the same arithmetic processing as that in the pre-stage to the result of the arithmetic processing in the pre-stage. - 特許庁

画像処理装置のマトリクス演算器を通常の座標変換の演算以外の補間演算やベクトル外積演算にも利用することができ、回路規模を小さくする。例文帳に追加

To make a matrix computing element of an image processor usable even for interpolating operations and vector outer product operations other than operations for normal coordinate transformation and to decrease the circuit scale. - 特許庁

流量演算制御回路５２は、時間差演算手段５２Ａと、質量流量演算手段５２Ｂと、平均時間差演算手段５２Ｃと、記憶手段５２Ｄと、異常判定手段５２Ｅとを有する。例文帳に追加

The flow rate operation control circuit 52 has time difference operation means 52A, mass flow rate operation means 52B, average time difference operation means 52C, storage means 52D, and abnormality determination means 52E. - 特許庁