「演算回路」に関連した英語例文の一覧と使い方(103ページ目) - Weblio英語例文検索

母線側と投入側との電圧差を検知する電圧差検知手段１１・１５と、母線側と投入側との周波数差を検知する周波数差検知手段１２・１４と、母線側と投入側との位相差を検知する位相差検知手段１３と、投入指令から到達までの投入時間差を、予め設定した周波数差毎の遅れ位相差として記憶する設定器２５と、同期投入時に母線側周波数に応じて前記遅れ位相差を前記記憶手段から選択可能な演算回路２０を備えた同期投入装置１０を提供する。例文帳に追加

The device also includes a setting machine 25 for storing an input time difference from an input command to arrival as a delay phase difference at every previously set frequency difference, and an operation circuit 20 for selecting the delay phase difference from a storage means in accordance with a busbar-side frequency at the time of synchronous input. - 特許庁

Ｉγ算出回路１５６は、あり得る全ての入出力パターン分の対数尤度Ｉγを算出し、算出された複数の対数尤度Ｉγのうち、確率γが最大値を有するものに対応する対数尤度Ｉγを、とり得る確率の最大値に対応する対数尤度に合わせるように、各対数尤度Ｉγに対して１時刻毎に所定の演算を施し、対数尤度Ｉγの値の分布の偏りを是正するための正規化を行う。例文帳に追加

The circuit 156 calculates the logarithmic likelihood Iγ of all possible I/O patterns and performs a specified operation on each logarithmic likelihood Iγ every predetermined time such that one of a plurality of calculated logarithmic likelihoods Iγ corresponding to the highest probability γ matches a logarithmic likelihood corresponding to a maximum possible probability and then performs normalization in order to correct shift in the distribution of the values of logarithmic likelihood Iγ. - 特許庁

データ処理装置に含まれる演算回路を、データＡ及びＢが入力されＡ＊Ｂの計算のための部分信号であるサム信号（１１３）とキャリ信号（１１４）を出力する乗算部（ＥＭＵＬ１）と、前記サム信号と前記キャリ信号を加算しＡ＊Ｂの最終結果を計算する第１加算部（ＥＡＤＤ１）と、データＥ、前記サム信号、前記キャリ信号とを受けてＡ＊ＢにＥを加算した結果を計算する動作が可能な第２加算部（ＥＡＤＤ２）とを有するよう構成する。例文帳に追加

A first adding part (EADD1) for calculating a final result of A * B by adding the above sum signal and the above carry signal, and a second addition part (EADD2) capable of calculating the result of adding A * B to E after receiving data E, the sum signal and the carry signal. - 特許庁

マトリクス回路５１は、Ｇ用固体撮像素子の同時刻に駆動される各１画素である第１の画素及び第２画素の撮像信号と、これら第１の画素及び第２の画素の少なくとも一方に対して水平方向に隣接している一又は二以上の画素の撮像信号と、Ｒ用固体撮像素子及びＢ用固体撮像素子の各出力撮像信号とをマトリクス演算して、第１及び第２の輝度信号Ｙ１（ｙｉ）、Ｙ２（ｙ２）のそれぞれを生成する。例文帳に追加

This processor is provided with a changeover switch 31 for alternately selecting a first luminance signal outputted from the matrix circuit 51 and a synthetic signal from a third synthesis means for each field and the changeover switch 33 for alternately selecting the second luminance signal outputted from the matrix circuit 51 and the synthetic signal from the fourth synthesis means for each field. - 特許庁

本発明の増幅回路は、負入力端子と正入力端子と出力端子とを有する第１の演算増幅器と、前記負入力端子に接続されたフォトダイオードと、前記出力端子と前記負入力端子の間に挿入された第１の抵抗と、前記出力端子と前記正入力端子の間に挿入された第２の抵抗とを備え、前記出力端子から前記第２の抵抗を介して電流を出力する。例文帳に追加

This amplifier circuit comprises a first operational amplifier having a negative input terminal, a positive input terminal and an output terminal, a photodiode connected to the negative input terminal, a first resistor inserted between the output terminal and the negative input terminal, and a second resistor inserted between the output terminal and the positive input terminal, and a current is outputted from the output terminal through the second resistor. - 特許庁

インバータ部４を構成する半導体スイッチング素子をオン／オフ制御するスイッチング信号としてのパルス幅変調信号を演算、出力する制御部６に、３相の相電圧指令値の内２相が飽和した場合、または３相の相電圧指令値の内１相が飽和し、かつ３相の相電圧指令値の最大値と最小値との差が前記直流電力の直流電圧値よりも大きい場合に、仮想中性点電位を移動させ飽和した２相の飽和量が等しくなるように補正する補正回路８を備えた。例文帳に追加

The compensation circuit 8 compensates for the saturation quantities of two phases which are saturated by moving the virtual neutral point potential to be equal when two of the three phase voltage command values are saturated or when one of the three phase voltage command values is saturated and a difference between the maximum value and the minimum value of the three phase voltage command values is larger than a DC voltage value of DC power. - 特許庁

そして、有効判定回路２５は、周波数逓倍動作を開始した直後はマルチプレクサ２６により周期カウンタ４側の周期データＤ１を選択して逓倍クロック信号ｆｍを迅速に出力し、それ以降、周期カウンタ２４によってカウントされた周期データＤ１’が有効になる時間が経過すると、当該周期データＤ１’を選択するようにマルチプレクサ２６を切替えて周波数逓倍演算処理の対象とする。例文帳に追加

Then an effectiveness discrimination circuit 25 allows a multiplexer 26 to select period data D1 of the period counter 4 and to quickly output a multiplied clock signal fm just after frequency multiplication is started and thereafter switches the multiplexer 26 to select period data D1' as an object of the frequency multiplication arithmetic processing after a lapse of a time when the period data D1' counted by the period counter 24 are effective. - 特許庁

電子デバイスに含まれる論理回路の機能検査方法であって、被検査デバイスに検査用入力信号を印加した際の被検査デバイスからの出力信号を一時保存する工程と、被検査デバイスからの出力信号と検査装置上に予め格納された入力信号作成用信号との論理演算を行うことによって、新たな検査用入力信号を作成する工程を具備することを特徴とする。例文帳に追加

The method for inspecting function of the logic circuit contained in the electronic device is characteristically provided with the process for temporarily retaining the output signal from the object device for inspection when an input signal is transmitted thereto, and the process for forming a new input signal for inspection by performing a logical operation of output signal from the object device and the previously stored signal for forming the input signal. - 特許庁

撮像素子から出力される色信号に対しマトリクス係数を乗算して色補正を行う色補正回路において、複数種類の色補正を行う場合に各種類の色補正に対応したマトリクス係数同士を乗算して統合マトリクス係数を求め前記色信号に対して該統合マトリクス係数を乗算して複数種類の色補正を一括して行う統合マトリクス演算処理手段５１を設ける。例文帳に追加

A color correction circuit which multiplies a color signal outputted from an imaging device by matrix coefficients to perform color correction is provided with an integrated matrix arithmetic processing means 51 which multiplies matrix coefficients corresponding to a plurality of kinds of color correction by each other to obtain an integrated matrix coefficient and multiplies the color signal by the integrated matrix coefficient to collectively perform the plurality of kinds of color correction. - 特許庁

入力画像信号を、所定の式を用いて色相Ｈ、明度Ｖおよび彩度Ｃの各変数に変換し、予め作成された色相Ｈ、明度Ｖ、および彩度Ｃのうちの２つの変数を組合せた２次元ＬＵＴ(Look Up Table)を用いて、入力画像信号から変換された色相Ｈ、明度Ｖおよび彩度Ｃの変数を色補正し、色補正後の色相Ｈ’、明度Ｖ’、彩度Ｃ’に対して第二の所定の式を用いて出力画像を生成するため、演算処理速度を落とさずに色補正精度の向上、回路規模を小さくできる。例文帳に追加

Then, it is possible to improve color correction accuracy and make a circuit scale small without lowering an operation processing speed. - 特許庁

液晶表示装置２００は、１０２４（＝１０ビット）階調画像データＡ_（１０２４） からその上位２ビットを減算して１０２１階調画像データＹ__（１０２１）に変換する階調変換演算部１と、１画素を構成するセグメントｐ，ｑ，ｒごとに１０２１階調画像データＹ_（１０２１）の下位２ビットに対応する調整用４階調レベルをフレーム間隔ごとに乱数的に選択出力する調整用４階調レベル候補格納部２２および乱数発生回路３と、１０２１階調画像データＹ_（１０２１）の上位８ビットと調整用４階調レベルとを加算し２５６階調画像データを順に出力する加算器２３と、２５６階調３セグメントモノクロ液晶表示パネル２４とを具備している。例文帳に追加

As a result, the gradation transformation table becomes unnecessary in this display device and the cost of the device is made to be low. - 特許庁