「演算回路」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

簡易な回路を形成できる誤差拡散演算法を提供する。例文帳に追加

To provide an error spread arithmetic method by which a simple circuit can be formed. - 特許庁

再構成可能な演算回路を用いたデータ処理の高速化を図る。例文帳に追加

To implement speed up of data processing using a reconfigurable arithmetic circuit. - 特許庁

リソース割当て方法及び，これを用いた演算回路の診断システム例文帳に追加

RESOURCE ALLOCATION METHOD, AND DIAGNOSTIC SYSTEM OF ARITHMETIC CIRCUIT USING IT - 特許庁

したがって、誤差拡散演算法により簡易な回路を形成できる。例文帳に追加

Therefore, the simple circuit can be formed by the error spread arithmetic method. - 特許庁

論理演算のアルゴリズムおよび回路設計の簡素化と効率化を図る。例文帳に追加

To make an algorithm and a circuit design in a logic operation simple and efficient. - 特許庁

平均周期算出回路７５は、補間パルスの発生周期を演算する。例文帳に追加

An average cycle calculating circuit 75 calculates the generation cycle of interpolation pulses. - 特許庁

アドレス変換回路、アドレス変換方法、および演算システム例文帳に追加

ADDRESS CONVERSION CIRCUIT, ADDRESS CONVERSION METHOD AND COMPUTING SYSTEM - 特許庁

少ない付加回路で演算増幅器のスルーレートを増大できるようにする。例文帳に追加

To increase the slew rate of an operational amplifier, using few additional circuits. - 特許庁

アダマール変換の演算量および回路の消費電力を低減する。例文帳に追加

To reduce an operation amount of Hadamard transform and power consumption of a circuit. - 特許庁

演算増幅器を含むアナログ回路の入出力特性調整方法例文帳に追加

METHOD OF ADJUSTING INPUT-OUTPUT CHARACTERISTICS OF ANALOG CIRCUIT INCLUDING OPERATIONAL AMPLIFIER - 特許庁

階層的な演算処理回路を少ない作業メモリで実現する。例文帳に追加

To realize a hierarchical arithmetic processing circuit with less working memory. - 特許庁

補正項演算回路１６は、第１の和差演算回路１１と第２の和差演算回路１３から得た２実数を乗算し、第３の和差演算回路１５の出力信号の実数値又は虚数値に加減算を行い補正した値を複素乗算した値として出力する。例文帳に追加

A correction term operating circuit 16 multiplies the two real numbers obtained from the first and second sum and difference operating circuits 11 and 12 by each other and outputs a value obtained by correcting the real or imaginary number value of the output signal of the third sum and difference operating circuit 15 by performing addition and subtraction on the value as a complex-multiplied value. - 特許庁

演算回路１４は、それぞれ分割参照テンプレートの濃度を求める。例文帳に追加

Operation circuits 14a-14c obtain densities of the split reference templates respectively. - 特許庁

主回路コンデンサの容量演算装置及び劣化検出装置例文帳に追加

CAPACITANCE CALCULATOR AND DEGRADATION DETECTOR OF MAIN CIRCUIT CAPACITOR - 特許庁

この発明は、記憶部１１と、演算制御回路１２とを備えている。例文帳に追加

The memory of the invention comprises; a storage section 11; and an arithmetic control circuit 12. - 特許庁

位相ずれ演算回路及びそれを用いるチャネル推定方法例文帳に追加

PHASE SHIFT ARITHMETIC CIRCUIT AND CHANNEL ESTIMATE METHOD EMPLOYING THE SAME - 特許庁

固体撮像装置は、複数の演算回路６を備えている。例文帳に追加

The solid-state imaging apparatus is provided with a plurality of operation circuits 6. - 特許庁

受信部１１から演算回路１２に黒色画像信号を入力する。例文帳に追加

The black image signal is input from the receiving part 11 to the arithmetic circuit 12. - 特許庁

ＲＡＭ１３から演算回路１２に基準除去信号を入力する。例文帳に追加

A reference elimination signal is input from the RAM 13 to the arithmetic circuit 12. - 特許庁

演算増幅回路の不良を事前に検出できるようにする。例文帳に追加

To previously detect a failure of an operational amplifier circuit. - 特許庁

加減算回路１５は、３つの差分から２通りの和を演算する。例文帳に追加

An adder-subtractor circuit 15 computes two sorts of sums from three differences. - 特許庁

少数個の単電子トランジスタで多値論理演算回路を構成する。例文帳に追加

To provide a multivalent arithmetic circuit consisting of a small number of single electron transistors. - 特許庁

高速かつ電力消費の低い逆行列演算回路を提供する。例文帳に追加

To provide a high-speed and low-power-consumption inverse matrix arithmetic circuit. - 特許庁

ＣＲＣ演算回路、シリアルインタフェイス装置、画像形成装置例文帳に追加

CRC ARITHMETIC CIRCUIT, SERIAL INTERFACE DEVICE, AND IMAGE FORMING APPARATUS - 特許庁

１バイトシリアル変換回路４は、４バイトパラレルＣＲＣ符号演算回路２の演算結果を初期値として、バイトシリアル変換回路３で変換されたシリアルデータからＣＲＣ符号をシリアルで演算する。例文帳に追加

A 1-byte serial conversion circuit 4 operates the CRC code in serial manner from the serial data converted by the circuit 3 by taking the operation results of the circuit 2 as an initial value. - 特許庁

所定データに対してそれぞれ異なる複数の演算を行なう演算回路を構成する場合に、当該演算回路を小規模に構成できる回路構成方法を提供する。例文帳に追加

To provide a circuit constitution method capable of constituting an arithmetic circuit for performing a plurality of different operations to prescribed data in a small scale. - 特許庁

また、第２のセレクタは、減算回路１５で求めた左側演算回路と右側演算回路の演算結果の差に基づき、パルス位置設定レジスタからパルス位置設定情報を取り出す。例文帳に追加

A second selector takes out pulse position set information from pulse position- setting registers based on a difference of operation results of the left operation circuit and right operation circuit which is obtained by a subtraction circuit 15. - 特許庁

発電電力演算回路６１で太陽電池２の出力電力Ｐ1'を演算し、出力電力演算回路６２で更に効率を乗じてインバータ回路４の出力電力Ｐo を得る。例文帳に追加

A generation power operation circuit 61 operates an output power P1' of a solar battery 2, and an output power operation circuit 62 multiplies it by efficiency to obtain an output power PO of an inverter circuit 4. - 特許庁

１つのＰＩＤ演算回路１２を目標定常温度に基づいて制御すると共に、他のＰＩＤ演算回路１７は上記ＰＩＤ演算回路１２に係る検出温度に基づいて制御するものである。例文帳に追加

One PID arithmetic circuit 12 is controlled based on target steady temperature, and other PID arithmetic circuits 17 are controlled based on detection temperature of the arithmetic PID circuit 12. - 特許庁

ゲート回路１−２は制御ワード入力タイミング信号ＣＴと排他論理和回路１−１の演算結果とを入力して演算途中経過保持回路１−３の初期化を行うとともに対角パリティ演算結果を通過させる。例文帳に追加

A gate circuit 1-2 takes in a control word input timing signal CT and the operation result of the exclusive-or circuit 1-1, initializes the operation progress holder circuit 1-3 and passes the diagonal parity operation result. - 特許庁

演算増幅器６の負入力回路には演算増幅器５の出力が接続され、演算増幅器６の出力と入力回路からの出力信号がOUTPUT回路に接続される。例文帳に追加

An output of the operational amplifier 5 is connected to a negative input circuit of the operational amplifier 6, and an output of the operational amplifier 6 and the output signal from the input circuit are connected to the OUTPUT circuit. - 特許庁

比例制御演算回路（１７）はこの偏差量を入力し、この値を０にするように演算回路によって操作量を算出し、この値はＰＷＭ演算回路（１８）とフィルタ部（１４）によってアナログ電圧に変換される。例文帳に追加

The circuit (17) inputs the deviation quantity of the variation counter, the arithmetic circuit calculates a manipulated variable so as to make this value zero, and the value is converted into an analog voltage by the circuit (18) and the part (14). - 特許庁

検出判定部４の誤差軽減演算部４２は、各相入力部４２Ａと、合成電流演算回路４２Ｂと、メモリ回路４２Ｃと、真値演算回路４２Ｄから構成される。例文帳に追加

An error reduction calculation part 42 of a detection determination part 4 is composed of an input part 42A of each phase, a resultant current calculating circuit 42B, a memory circuit 42C, and a true-value calculating circuit 42D. - 特許庁

セクタデータは、スクランブル演算回路１０５にてスクランブルされた後、メモリ１０１に書き込まれ、ＰＩ演算回路１０６とＰＯ演算回路１０７に入力される。例文帳に追加

Sector data is scrambled by a scramble arithmetic circuit 105, thereafter written in a memory 101, and input to a PI arithmetic circuit 106 and a PO arithmetic circuit 107. - 特許庁

ＲＯＭ容量をなるべく減らし、加算器・セレクタ・ＥＸＯＲ（Ｅｘｃｌｕｓｉｖｅ ＯＲ）回路という規模の小さい回路の追加のみで精度のよい関数を演算する関数演算回路およびその関数演算方法を提供する。例文帳に追加

To provide a function computing circuit capable of reducing a ROM capacity as much as possible, and capable of computing precisely a function by adding only a small circuit of a scale of an adder/a selector/an EXOR (Exclusive OR) circuit, and a function computing method therefor. - 特許庁

加速度センサ４及び角速度センサ５を含むセンサ部１と、姿勢角演算回路６、取付け角補正演算回路７、姿勢角変換回路８，９を含む演算処理部２と、初期姿勢角メモリ３とを備えて構成される。例文帳に追加

This detector 10 is provided with a sensor part 1 including an acceleration sensor 4 and an angular velocity sensor 5, a processing part 2 including an attitude angle computing circuit 6, an attaching angle correction computing circuit 7 and attitude angle converting circuits 8, 9 and an initial attitude angle memory 3. - 特許庁

所定のデータに対してそれぞれ異なる複数の第１の演算を施す演算回路を設計する場合に、複数の第１の演算のそれぞれを構成する複数の第２の演算のうち、同じデータに対して同じ演算を行う前記第２の演算を特定する（ＳＴ１３）。例文帳に追加

When an arithmetic circuit for performing a plurality of different first operations to the prescribed data is designed, a second operation which performs the same operation to the same data is specified from a plurality of second operations constituting each of the first operations (ST 13). - 特許庁

リアルタイム演算を行なう波形測定器であって、入力信号に対してそれぞれ所定の演算を施し、レイテンシが同一である複数個の演算回路と、複数個の演算回路の演算結果を入力して、いずれかを選択して出力する入力セレクタとを備えた波形測定器。例文帳に追加

The waveform measuring instrument for performing real time calculation includes a plurality of arithmetic circuits having a same latency which perform each of predetermined calculations to an input signal, and an input selector to which calculation results of the plurality of the arithmetic circuits are input and which outputs by selecting any of them. - 特許庁

各プロセッサ素子は、乗算、組合せおよび演算の累算を行うための演算回路、および上記演算回路の入力および出力を記憶するためのレジスタ・ファイルを含み、終了する算術演算の待ち時間を、それにより新しい演算をスタートする周期の倍数になるようにパイプライン処理を行う。例文帳に追加

Then, the first and second ports r1 and r2 are connected to an element 104 provided with the arithmetic circuit for supplying composite words thereto and receiving real numbers or imaginary numbers therefrom. - 特許庁

ＰＳＷ群５は、演算回路３にて演算が実行される度毎に、次段のＰＳＷにそれぞれが保持していた演算状態フラグの内容を伝搬させ、その後に演算回路３から入力された最新の演算状態フラグをＰＳＷ０に保存する。例文帳に追加

In a PSW group 5, each PSW propagates contents of an operation state flag held in itself to another PSW of the next stage at each time of operation execution in an operation circuit 3, and the latest operation state flag inputted from the operation circuit 3 thereafter is held in a PSW 0. - 特許庁

この相互コンダクタンス演算増幅器回路は、レーザ駆動回路の出力パワーを線形化する。例文帳に追加

This mutual conductance operational amplifier circuit linearizes the output power of the laser driving circuit. - 特許庁

半導体集積回路を構成する算術論理演算回路に於ける電力消費の低減。例文帳に追加

To reduce power consumption in an arithmetic and logic circuit constituting a semiconductor integrated circuit. - 特許庁

LPRM増幅器６から分岐してLPRM演算処理回路１を有するLPRM指示補助回路11を接続する。例文帳に追加

An LPRM indication auxiliary circuit 11 having an LPRM arithmetic processing circuit 1 is connected diverged from the LPRM amplifier 6. - 特許庁

ＡＤ変換器（１５）は、入力回路（４０）、演算回路（３０）、バスインタフェース（３０７）を含む。例文帳に追加

An AD converter 15 includes an input circuit 40, an operation circuit 30 and a bus interface 307. - 特許庁

基準電圧発生回路が第１、第２の電圧分割回路と複数の演算増幅器を含む。例文帳に追加

The reference voltage generation circuit includes first and second voltage division circuits and a plurality of operational amplifiers. - 特許庁