「ｐ型半導体」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The p-type semiconductor regions 40 are exposed on bottom surfaces 6c of the grooves 2.例文帳に追加

p型半導体領域４０は、溝２の底面６ｃにおいて露出している。 - 特許庁

Both the (Ga, Mn)N thin film 11 and the (Ga, Mn)_2O_3 thin film 12 are a p-type semiconductor exhibiting ferromagnetism.例文帳に追加

(Ga, Mn)N薄膜１１と(Ga, Mn)_2O_3薄膜１２は共にp型半導体であって強磁性を示す。 - 特許庁

A composite film consists of titanium oxide and a P-type semiconductor and has photocatalytic activity.例文帳に追加

酸化チタン及びp型半導体からなり、光触媒活性を有する複合膜。 - 特許庁

Then an n-type electrode 15 is formed on the n-type semiconductor layer 11 exposed by removing the layers and a p-type electrode 16 is formed on the p-type semiconductor layer.例文帳に追加

そして、前記p型半導体層およびi型半導体層を除去して露出したn型半導体層の上にn型電極15が設けられ、前記p型半導体層上にp型電極16が設けられている。 - 特許庁

In the element 10, an electromotive force is generated by setting a temperature difference between the semiconductors 11 and 12 (e.g. temperature gradient such as high temperature (TH) in the N-type semiconductor side and low temperature (TL) in the P-type semiconductor side).例文帳に追加

この熱電素子10は、N型半導体11とP型半導体12との間に、温度差（例えば、N型半導体側を高温（T_H）、P型半導体側を低温（T_L）とした温度勾配）を設定すると電極間に起電力が生じる。 - 特許庁

An n-type semiconductor region 21 and a p-type semiconductor region 22 are provided for constituting a zener diode as a protective element in the semiconductor substrate 5.例文帳に追加

半導体基板５に保護素子としてのツェナーダイオードを構成するためのｎ型半導体領域２１とp型半導体領域２２とを設ける。 - 特許庁

Ohmic electrodes 51 are formed within ranges of the bottom surfaces 6c of the grooves 2 to form ohmic junctions J1 with the p-type semiconductor regions 40.例文帳に追加

オーミック電極５１は、溝２の底面６ｃの範囲内に形成されてp型半導体領域４０にオーミック接合Ｊ１している。 - 特許庁

On the inner wall of the holes 16 inside the p-type semiconductor clad layer 12 and the n-type semiconductor clad layer 13, an oxidized region 17 is formed.例文帳に追加

そして、p型半導体クラッド層１２及びn型半導体クラッド層１３内の空孔１６の内壁に酸化領域１７を形成する。 - 特許庁

To provide a manufacturing method for a p-type semiconductor crystal, which has high activation factor in a wide-gap semiconductor.例文帳に追加

ワイドギャップ半導体において高い活性化率を有するp型半導体結晶の製造方法を提供する。 - 特許庁

The rectifying element is the p-i-n diode comprising a p-type semiconductor layer, an n-type semiconductor layer, and an intrinsic semiconductor layer between them.例文帳に追加

整流素子は、p型半導体層、n型半導体層及びこれらの間の真性半導体層から構成されるp-i-nダイオードである。 - 特許庁

The photodiode may also have a p-type semiconductor material which is formed adjacent to a first surface of the first region which is highly doped.例文帳に追加

当該フォトダイオードはまた、前記第1領域の第1面に隣接して形成される高濃度ドーピングされたp型半導体材料をも有して良い。 - 特許庁

A separation groove 17 is formed between adjacent light receiving element by partially removing respective layers 11, 12.例文帳に追加

これら複数の受光素子間には、前記p型半導体層、i型半導体層およびn型半導体層を部分的に除去した分離溝17が形成される。 - 特許庁

The semiconductor layer 3 having a plurality of grooves 2 formed on a surface 6a has the p-type semiconductor regions 40, the n-type semiconductor region 30 formed in a region enclosing the p-type semiconductor region, and an n^+-type cathode region 20.例文帳に追加

表面６ａに複数本の溝２が形成されている半導体層３は、p型半導体領域４０と、そのp型半導体領域を取り囲む領域に形成されているn型半導体領域３０と、n^+型カソード領域２０を有している。 - 特許庁

In the method of manufacturing a p-type semiconductor crystal by subjecting the semiconductor crystal to donor acceptor simultaneous doping, the semiconductor crystal (for example, ZnO) is supplied intermittently with donor impurities (for example, Ga), in the manufacturing process of the p-type semiconductor crystal.例文帳に追加

半導体結晶にドナー・アクセプタ同時ドーピングを行ってp型半導体結晶を製造する方法において、上記p型半導体結晶の製造過程において、上記半導体結晶（たとえば、ＺｎＯ）にドナー不純物（たとえば、Ｇａ）を断続的に供給する。 - 特許庁

A fluorine capturing agent is added to a fluorotitanium complex ion-containing aq. soln. mixed with the P-type semiconductor component and the composite film consisting of titanium and the P-type semiconductor is precipitated on the substrate immersed in this aq. soln. to produce a composite film having photocatalytic activity.例文帳に追加

p型半導体成分を混合したフルオロチタン錯イオン含有水溶液にフッ素捕捉剤を添加し、この水溶液に浸漬した基板上に、酸化チタン及びp型半導体からなる複合膜を析出させる、光触媒活性を有する複合膜の製造方法。 - 特許庁

A semiconductor device has a p-type semiconductor region 24 of gallium nitride containing Mg (p-type impurity), an n-type semiconductor region 20 of gallium nitride on the under side of the region 24, and an impurity diffusion suppression region 22 provided between the p-type semiconductor region 24 and the n-type semiconductor region 20.例文帳に追加

Mg（p型不純物）を含む窒化ガリウムのp型半導体領域２４と、窒化ガリウムのn型半導体下領域２０と、p型半導体領域２４とn型半導体下領域２０との間に設けられている不純物拡散抑制領域２２を備えている。 - 特許庁

The solar cell is configured by laminating a p-type semiconductor layer and an n-type semiconductor layer on the surface of a glass substrate; a plurality of concave and convex parts are formed on the surface of the glass substrate to increase a surface area; and the p-type semiconductor layer and the n-type semiconductor layer are laminated on the surface of the glass substrate.例文帳に追加

ガラス基板の表面にP型半導体層およびN型半導体層を積層して構成した太陽電池であって、ガラス基板の表面には複数の凹凸が形成され表面積が増大されており、このガラス基板の表面にP型半導体層およびN型半導体層が積層されている。 - 特許庁

A thermoelectric element 10 is constructed by sandwiching a copper plate as a superior heat conductor between an N-type semiconductor 11 and a P-type semiconductor 12, adhering an aluminum plate 14 on the outer surface of the semiconductor 12, and mounting electrodes (not shown) on the plates 13 and 14.例文帳に追加

本発明の第１実施形態に係る熱電素子10は、N型半導体11とP型半導体12の間に良導体としての銅板13を挟み、P型半導体12の外側面にアルミ板14を接着し、銅板13とアルミ板14に電極（図示省略）を取り付けたものである。 - 特許庁

To provide a technology for reducing a forward voltage drop across a diode having both p-type semiconductor regions and an n-type semiconductor region at a surface layer portion of a semiconductor layer.例文帳に追加

半導体層の表層部にp型半導体領域とn型半導体領域の両者を有するダイオードにおいて、ダイオードの順方向電圧降下を低減化する技術を提供する。 - 特許庁

To provide a technique by which the phenomenon is suppressed that p-type impurities included in a p-type semiconductor region are diffused to another adjacent semiconductor region while occurrence of dislocation is being suppressed.例文帳に追加

転位の発生を抑制しながら、p型半導体領域に含まれるp型不純物が隣接する他の半導体領域に拡散する現象を抑制する技術を提供する。 - 特許庁

A plurality of p-type semiconductor layers are formed on the second region of the n-type semiconductor layer to form a mesa structure that the corners of at least a pair of diagonal directions are rounded at the inside, and curved inward to form a first basin.例文帳に追加

上記n型半導体層の第2領域上には複数のp型半導体層が形成されメサ構造を夫々成し、該メサ構造は少なくとも一対の対角方向の隅が内側に丸みがかって湾入し第1盆地を形成する。 - 特許庁

To provide technique for reducing forward resistance by making good use of a pn junction diode, with respect to a diode having a p-type semiconductor region formed on part of a surface of an n-type semiconductor region.例文帳に追加

n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。 - 特許庁

Each light receiving element is provided with a semi-insulating semiconductor substrate 10, an n-type semiconductor layer 11, an i-type semiconductor layer 12 and a p-type semiconductor layer which are successively laminated on the surface of the substrate 10.例文帳に追加

各受光素子は、半絶縁性の半導体基板10と、この基板上に順次積層されたn型半導体層11、i型半導体層12およびp型半導体層を具えている。 - 特許庁

A p-type semiconductor clad layer 12, an active layer 11, and an n-type semiconductor clad layer 13 are stacked, and then holes 16 penetrating through these three layers are periodically formed to fabricate a two-dimensional photonic crystal.例文帳に追加

p型半導体クラッド層１２、活性層１１及びn型半導体クラッド層１３に、これら３つの層を通る空孔１６を周期的に設けることにより２次元フォトニック結晶を形成する。 - 特許庁

The p-i-n diode has a diffusion prevention region on at least the end part of the intrinsic semiconductor layer side of the p-type semiconductor layer and the end part of the intrinsic semiconductor layer side of the n-type semiconductor layer.例文帳に追加

p-i-nダイオードは、少なくともp型半導体層の真性半導体層側の端部及びn型半導体層の真性半導体層側の端部に拡散防止領域を有する。 - 特許庁

To provide a technique for reducing forward resistance by utilizing an included pn junction diode, with respect to a diode having a p-type semiconductor region formed on a portion of a surface of an n-type semiconductor region.例文帳に追加

n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。 - 特許庁

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and the p-type semiconductor region 14.例文帳に追加

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 - 特許庁

The fourth region has one of either (i) a p-type semiconductor which is formed between the first region and the third region which is highly doped, or (ii) an n-type semiconductor which is formed between the first region and second region which is highly doped.例文帳に追加

前記第4領域は、(i)前記第1領域と前記第3領域との間に形成される高濃度ドーピングされたp型半導体、又は(ii)前記第1領域と前記第2領域との間に形成される高濃度ドーピングされたn型半導体のうちの1つを有する。 - 特許庁

To provide a method and an apparatus for forming a high-quality, stable, and low-resistance (high concentration) p-type semiconductor layer, having a sheet resistance of 25 Ω/(square) or lower, by conducting a thermal diffusion of arsenic which is consistent in a silicon wafer or in a lot, using a high purity BBr_3 liquid source.例文帳に追加

高純度のBBr_3液体ソースを用い、シリコン基板内やロット内でのバラツキを抑制した硼素の熱拡散を行い高品質且つ安定で、シート抵抗が25Ω/□を下回る低抵抗(高濃度)のp型半導体層を形成する方法および装置を提供する。 - 特許庁

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and p-type semiconductor region 14.例文帳に追加

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 - 特許庁