| 例文 |
EN2を含む例文一覧と使い方
該当件数 : 20件
The shift signal SR[i] and a second enabling signal EN2 are supplied to a second circuit Uai, and the second circuit Uai outputs a power supply potential VEL[i], first potential, when the shift signal SR[i] and the second enabling signal EN2 simultaneously become active.例文帳に追加
第2回路Uaiは、シフト信号SR[i]と第2イネーブル信号EN2とが供給され、これらが同時にアクティブなる場合に第1電位なる電源電位VEL[i]を出力する。 - 特許庁
The tri-state buffers 10a, 10b, and 10c are supplied with corresponding enable signals EN1, EN2, and EN3.例文帳に追加
各3ステートバッファ10a,10b,10cにはそれぞれイネイブル信号EN1,EN2,EN3が対応供給されている。 - 特許庁
A clock signal CLK1 or CLK2 is selected without discontinuity by verifying phases of clock selection enable signals EN1, EN2 of two systems supplied from two systems of clock signal sources with an active/standby system configuration.例文帳に追加
現用/予備構成された2系統のクロック信号源から供給される2系統のクロック選択許可信号EN1,EN2の位相を検証することにより、クロック信号CLK1,CLK2を不連続が生ずることなく選択するようにする。 - 特許庁
Substrate entry positions EnP1, En2 and substrate exit positions Ex1, Ex2 are set asymmetrically with respect to a center line OY.例文帳に追加
基板搬入位置EnP1、En2と、基板搬出位置Ex1、Ex2とを中心線OYに対して非対称に設定する。 - 特許庁
In the case of the logically inverted relationship, a D-FF 74 latches the data of the cells b1-b7 of the shift register 72 according to an enable signal EN2.例文帳に追加
論理反転関係にあると、イネーブル信号EN2に従い、D−FF74が、シフトレジスタ72のセルb1〜b7のデータをラッチする。 - 特許庁
Because of this, the cross talk noise enl and the cross talk noise en2 are mutually off-set in the node c and the cross talk noise superimposing the signal lessens ultimately to a larger extent.例文帳に追加
この為クロストークノイズen1とクロストークノイズen2はノードcにおいて互いに打ち消し合い、最終的に信号に重畳するクロストークノイズは大幅に減少する。 - 特許庁
Exclusive OR circuits 17, 18 receives the 1/8 frequency-dividing signal EN1 or the 1/4 frequency dividing signal EN2, while receives the basic pattern rawD1.例文帳に追加
排他的論理和回路17、18は、各々、前記8分周信号EN1又は4分周信号EN2を受けると共に、前記基本パターンrawDIを受ける。 - 特許庁
Then an enable signal EN2 in inactivated to set the output node in a high impedance state, allowing a bus, etc., to be opened for other devices.例文帳に追加
また、その後、イネーブル信号EN2を非活性化することで、出力ノードをハイインピーダンス状態に設定することができ、他のデバイスにバス等を開放することができる。 - 特許庁
While selectively using the respective current sources by supplying enable signals EN1b, EN2, EN3b and EN4 to the gates of the said respective MOS transistors, both positive and negative temperature characteristics are variously controlled.例文帳に追加
上記各MOSトランジスタのゲートにイネーブル信号EN1b,EN2,EN3b,EN4を供給して各電流源を選択的に用い、温度特性を正・負両方共に様々に調整することを特徴としている。 - 特許庁
The driver 13 defines number data D read out after the lapse of prescribed times t1, t2 from the rise of the permission signals En1, En2 of respective digits as the program numbers of respective digits.例文帳に追加
ドライバ13は、各桁の許可信号En1,En2の立ち上がりから所定時間t1,t2が経過した後に読み込んだ番号データDを、各桁のプログラム番号として確定するようになっている。 - 特許庁
The printing position SP1, SP2 by printing execution units 20A, 20B are set on a substrate conveying path PH needed for the movement from the substrate entry positions EnP1, En2 to the substrate exit positions Ex1, Ex2.例文帳に追加
印刷実行部20A、20Bによる印刷位置SP1、SP2は、基板搬入位置EnP1、En2から基板搬出位置Ex1、Ex2までの移動に要する基板搬送経路PH上に設定されている。 - 特許庁
In addition, the cross talk capacity in the nodes b1, c1 are equal and drive potential of an inverter, which is inserted in unit parallel wiring, is also equal, and the cross talk noise en1, en2 are equal in size and also in a reverse phase.例文帳に追加
さらに、ノードb1,c1のクロストーク容量は等しく、かつ単位平行配線に挿入されているインバータの駆動能力も等しいのでクロストークノイズen1、en2は、大きさが等しくかつ逆相となる。 - 特許庁
In the case of permitting the prescribed processing of an application, the management server 4 decrypts the data β by a first decryption means De1 and transmits data γ obtained by encrypting the decrypted data by a second encryption means En2 to the client terminal 2.例文帳に追加
管理サーバ4は、アプリケーションについての所定処理を許可する場合、データβを第1の復号化手段En2で復号化し、さらに第2の暗号化手段En2で暗号化したデータγをクライアント端末2に送信。 - 特許庁
The sequencer 12 outputs a specific operation pattern to a driver 13 as prescribed program number data D and outputs permission signals En1, En2 for permitting the definition of a program number to the driver 13.例文帳に追加
シーケンサ12は、特定動作パターンを所定のプログラム番号データDとしてドライバ13に出力するとともに、そのプログラム番号の確定を許可する許可信号En1,En2をドライバ13に出力するようになっている。 - 特許庁
Upon a transmission anomaly assertion signal, a buffer control circuit 19 inactivates an output buffer enable signal EN2 to disconnect the output buffer 13 from the system bus and activates a bypass buffer enable signal EN1 to put a bypass buffer 11 into a bypass mode.例文帳に追加
バッファ制御回路19は、送信異常の判定信号で出力バッファ・イネーブル信号EN2をインアクティブにして出力バッファ13をシステムバスから切り離し、バイパス・バッファ・イネーブル信号EN1をアクティブにしてバイパス・バッファ11をバイパス状態にする。 - 特許庁
An output section of the first stage 30 is connected to an enable-input section EN2 of the second stage 31, and switches an enable-state of operation of the second stage 31 and a disable-state in which the second stage 31 consumes hardly power or consumes no power.例文帳に追加
第1の段30の出力部は第2の段31のイネーブル入力部EN2に接続され、第2の段31の動作のイネーブル状態と、第2の段31が電力をほとんど消費しないかまたは全く消費しないディセーブル状態とを切り換える。 - 特許庁
A clock frequency-dividing circuit 5 frequency-divides the clock signal into frequencies of double of the number of columns Cx of a RAM to be verified, and generates a 1/8 frequency-dividing signal EN1 and a 1/4 frequency dividing signal EN2 respectively corresponding to a RAM of four columns and a RAM of two columns.例文帳に追加
クロックック分周回路5は、検証対象のRAMのカラム数Cxの2倍にクロック信号を分周し、カラム数4のRAMに対応して8分周信号EN1を、カラム数2のRAMに対応して4分周信号EN2を生成する。 - 特許庁
A control means 7 generates a first FFT section enable signal EN1 and a second FFT section enable signal EN2 on the basis of delay profile information DPI and controls window function generating means 81a and 81-2 for generating window functions fil1 and fil2.例文帳に追加
制御手段7は遅延プロファイル情報DPIに基づき第1FFT区間イネーブル信号EN1及び第2FFT区間イネーブル信号EN2を生成するとともに、窓関数fil1及びfil2を生成する窓関数生成手段81a及び81−2を制御する。 - 特許庁
The unit circuits Ua select a first enable signal EN1 which designates a term of the image writing and a second enable signal EN2 which designates a term of the black insertion writing, calculates an logical product of the selected signal and the shift signal and produces the scanning signal.例文帳に追加
単位回路Uaは映像書込の期間を指定する第1イネーブル信号EN1と黒挿入書込の期間を指定する第2イネーブル信号EN2とをマスク信号に従って選択し、選択した信号とシフト信号の論理積を演算して走査信号を生成する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|