「MOS structure」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

HIGH DENSITY MOS TECHNOLOGY POWER DEVICE STRUCTURE例文帳に追加

高密度ＭＯＳ技術パワ—デバイス構造 - 特許庁

To provide a light emitting element of MOS structure capable of continuous oscillation action.例文帳に追加

連続発振動作が可能なMOS構造の発光素子を提供する。 - 特許庁

MEMORY REPAIR CIRCUIT UTILIZING ANTI-FUSE HAVING MOS STRUCTURE例文帳に追加

ＭＯＳ構造のアンチヒューズを利用したメモリリペア回路 - 特許庁

MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE WITH MOS STRUCTURE例文帳に追加

ＭＯＳ構造を有する半導体装置の製造方法 - 特許庁

The other electrode of the MOS structure is a silicon wafer.例文帳に追加

ＭＯＳ構造の他方の電極は、シリコン基板である。 - 特許庁

STRUCTURE AND METHOD FOR MANUFACTURING HIGH-BREAKDOWN VOLTAGE MOS TRANSISTOR例文帳に追加

高耐圧ＭＯＳトランジスタの構造及び製造方法 - 特許庁

METHOD FOR MANUFACTURING EMBOSS-TYPE STRAP STRUCTURE MOS TRANSISTOR例文帳に追加

隆起型ストラップ構造ＭＯＳトランジスタの製造方法 - 特許庁

On the other hand, the MOS transistors M22, M23 consist of N-type MOS transistors of a triple well structure.例文帳に追加

一方、ＭＯＳトランジスタＭ２２，Ｍ２３は、トリプルウェル構造のＮ型ＭＯＳトランジスタからなる。 - 特許庁

If the MOS structure is a MOS- FET, then a metal contact is formed in the conventional manner.例文帳に追加

もし、ＭＯＳ構造がＭＯＳ−ＦＥＴなら、従来の方式で金属接触が形成される。 - 特許庁

HIGHLY INTEGRATED MEMORY CIRCUIT BY DOUBLE GATE MOS TRANSISTOR STRUCTURE例文帳に追加

ダブルゲートＭＯＳトランジスタ構造による高集積メモリ回路 - 特許庁

WIRING STRUCTURE IN SEMICONDUCTOR DEVICE AND MOS TRANSISTOR例文帳に追加

半導体装置における配線構造及びＭＯＳ型トランジスタ - 特許庁

MOS-TYPE HETERO-STRUCTURE, SEMICONDUCTOR DEVICE PROVIDED WITH THE STRUCTURE, AND ITS MANUFACTURING METHOD例文帳に追加

ＭＯＳ型ヘテロ構造および該構造を備えた半導体装置ならびにその製造方法 - 特許庁

To reduce the manufacture processes of a semiconductor device in a MOS structure.例文帳に追加

ＭＯＳ構造の半導体装置の製造工程を削減する。 - 特許庁

MOS-TYPE SEMICONDUCTOR DEVICE IN SOI STRUCTURE AND DESIGN METHOD THEREFOR例文帳に追加

ＳＯＩ構造のＭＯＳ型半導体装置及びその設計方法 - 特許庁

SEMICONDUCTOR DEVICE HAVING MOS STRUCTURE AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

ＭＯＳ構造を有する半導体装置及びその製造方法 - 特許庁

MOS FIELD-EFFECT TRANSISTOR OF SOI STRUCTURE AND MANUFACTURE THEREOF例文帳に追加

ＳＯＩ構造のＭＯＳ電界効果トランジスタ及びその製造方法 - 特許庁

To reduce the number of manufacturing processes of a semiconductor device having a MOS structure.例文帳に追加

ＭＯＳ構造の半導体装置の製造工程を削減する。 - 特許庁

SOI STRUCTURE MOS TYPE SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD例文帳に追加

ＳＯＩ構造ＭＯＳ型半導体装置及びその製造方法 - 特許庁

SEMICONDUCTOR HAVING MOS STRUCTURE AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

ＭＯＳ構造を有する半導体装置およびその製造方法 - 特許庁

At detection of abnormalities, the gate intercepting MOS 4 is set to ON state, and the MOS structure goes to OFF state.例文帳に追加

異常検出時には、ゲート遮断ＭＯＳ４はオン状態であり、前記ＭＯＳ構造がオフ状態となる。 - 特許庁

A protection element 1 has a structure in which a vertical bipolar transistor Q1 and a parasitic bipolar transistor Q2 are formed in a part of a device with a MOS structure.例文帳に追加

保護素子１は、MOS構造のデバイスの一部に、縦型バイポーラトランジスタＱ１と寄生バイポーラトランジスタＱ２とを形成した構造になっている。 - 特許庁

A protection element 1 has a structure in which a vertical type bipolar transistor Q1 and a parasitic bipolar transistor Q2 are formed in the part of the device of a MOS structure.例文帳に追加

保護素子１は、MOS構造のデバイスの一部に、縦型バイポーラトランジスタＱ１と寄生バイポーラトランジスタＱ２とを形成した構造になっている。 - 特許庁

MOS TRANSISTOR HAVING THREE-DIMENSIONAL STRUCTURE CHANNEL, AND MANUFACTURING METHOD THEREFOR例文帳に追加

三次元構造のチャンネルを備えるモストランジスタ及びその製造方法 - 特許庁

METHOD OF FORMING TRENCH MOS DEVICES AND TERMINATION STRUCTURE例文帳に追加

トレンチ金属酸化膜半導体素子及び終端構造の製造方法 - 特許庁

To provide a recess gate type MOS transistor structure suitable for a high integration semiconductor memory, and to provide its forming process.例文帳に追加

高集積半導体メモリに適合したリセスゲートタイプのMOSトランジスタ構造及びその形成方法を提供するにある。 - 特許庁

The MOS-FET Q3 has a trench structure and a low on-state resistance.例文帳に追加

ＭＯＳ−ＦＥＴＱ3は、トレンチ構造を有しており低オン抵抗である。 - 特許庁

In a trench type MOS gate structure, an N-type source layer is formed self-alignedly.例文帳に追加

トレンチ型ＭＯＳゲート構造で、Ｎ型ソース層をセルフアラインで形成する。 - 特許庁

After that, an MOS structure is formed at the upper part of the n-type silicon layer 12.例文帳に追加

その後、ｎ型シリコン層１２の上部に、ＭＯＳ構造を形成する。 - 特許庁

A MOS transistor constituting the circuit for CBCM has the following structure.例文帳に追加

ＣＢＣＭ用回路を構成するＭＯＳトランジスタは以下の構造を有する。 - 特許庁

Afterwards, the heavily-doped source/drain regions of the N-channel MOS and the P-channel MOS are formed and an MOS transistor in a high withstand voltage/LDD structure is formed.例文帳に追加

その後、ＮチャネルＭＯＳとＰチャネルＭＯＳとの高不純物濃度ソース・ドレイン領域を形成して、高耐圧・ＬＤＤ構造のＭＯＳトランジスタを形成する。 - 特許庁

This semiconductor element provided with a MOS transistor having an SOI structure and this signal processing device contain main MOS transistors and assistant MOS transistors.例文帳に追加

ＳＯＩ構造を有するＭＯＳトランジスタを備えた本発明による半導体素子及び信号処理装置は、メインＭＯＳトランジスタとアシスタンスＭＯＳトランジスタとを含む。 - 特許庁

To provide a structure of a high drive-capability lateral MOS transistor whose gate width per unit area is increased and whose device characteristic is stable.例文帳に追加

高駆動能力横型MOSトランジスタにおいて、単位面積当りのゲート幅を増大させつつ、素子特性の安定した高駆動能力横型MOSトランジスタの構造を提供する。 - 特許庁

ASYMMETRICAL MOS CHANNEL STRUCTURE WITH DRAIN EXTENSION AND MANUFACTURE THEREOF例文帳に追加

ドレイン延長部を有する非対称ＭＯＳチャネル構造およびその製造方法 - 特許庁

To prevent gate leak failure in an SiC semiconductor device of an MOS structure.例文帳に追加

ＭＯＳ構造のＳｉＣ半導体装置において、ゲートリーク不良を防止する。 - 特許庁

MOS HETERO STRUCTURE, SEMICONDUCTOR DEVICE PROVIDED THEREWITH AND MANUFACTURE THEREOF例文帳に追加

ＭＯＳ型ヘテロ構造、該構造を備えた半導体装置及びその製造方法 - 特許庁

Instead of the Schottky barrier diodes, MOS transistors is combined in its structure.例文帳に追加

またショットキーバリアダイオードに代わってＭＯＳトランジスタを組み合わせた構成とする。 - 特許庁

MOS SEMICONDUCTOR DEVICE HAVING TRENCH GATE STRUCTURE, AND ITS MANUFACTURING METHOD例文帳に追加

トレンチゲート構造を有するＭＯＳ型半導体装置およびその製造方法 - 特許庁

Then, a MOS transistor structure is manufactured on the surface of the n^- high resistance layer 4.例文帳に追加

続いて、ｎ−高抵抗層４の表面にＭＯＳトランジスタ構造を作製する。 - 特許庁

This vertical MOS field effect transistor 1 has a super junction structure 13.例文帳に追加

縦型ＭＯＳ電界効果トランジスタ１は、スーパージャンクション構造１３を備えている。 - 特許庁

To provide a method of manufacturing a semiconductor device by which an insulating film formed on bottoms of a trench MOS gate structure and a second trench surrounding the trench MOS gate structure is thickened.例文帳に追加

トレンチＭＯＳゲート構造とこの構造を取り囲む第２トレンチの底部に形成する絶縁膜を厚膜化する半導体装置の製造方法を提供すること。 - 特許庁

To provide a method of fabricating trench metal oxide semiconductor (MOS) devices and termination structure in which the trench MOS devices and termination structure are fabricated simultaneously.例文帳に追加

トレンチ金属酸化膜半導体素子及び終端構造を同時に製造するトレンチ金属酸化膜半導体素子及び終端構造の製造方法を提供する。 - 特許庁

STRUCTURE OF MOS TRANSISTOR HAVING INCREASED SUBSTRATE RESISTANCE AND METHOD FOR MANUFACTURING THE SAME例文帳に追加

増大した基板抵抗値を有するＭＯＳトランジスタの構造体とその製造法 - 特許庁

The MOS-FET Q3 and Q4 have a trench structure and a low on-state resistance.例文帳に追加

ＭＯＳ−ＦＥＴＱ3，Ｑ4は、トレンチ構造を有しており低オン抵抗である。 - 特許庁

MOS TRANSISTOR HAVING RAISED SOURCE/DRAIN STRUCTURE, AND MANUFACTURING METHOD OF THE SAME例文帳に追加

上昇されたソース／ドレーン構造を有するＭＯＳトランジスタ及びこの製造方法 - 特許庁

To uniformly activate MOS transistors in an ESD protection element with a multi-finger structure composed of a plurality of MOS transistors.例文帳に追加

複数のＭＯＳトランジスタからなるマルチフィンガー構造のＥＳＤ保護素子において、ＭＯＳトランジスタを均一に動作させることができる。 - 特許庁