「MOS structure」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

With this structure, when the excess voltage is applied on an output terminal, the protection element 1 is turned on before the MOS transistor 15, and thereby the MOS transistor 15 is protected from an avalanche current.例文帳に追加

この構造により、出力端子に過電圧が印加された際に、ＭＯＳトランジスタ１５よりも保護素子１の方が先にオン動作し、アバランシェ電流からＭＯＳトランジスタ１５が保護される。 - 特許庁

The layout structure of the MOS transistor is decided in the semiconductor integrated circuit by considering a size in a gate lengthwise direction of an element active region where the MOS transistor is formed.例文帳に追加

半導体集積回路にはＭＯＳトランジスタが形成される素子活性領域のゲート長方向の寸法を考慮してＭＯＳトランジスタのレイアウト構造が決定されている。 - 特許庁

By a reduction in the width of the contact impurity region, the contact impurity region can be restrained from approaching the gate structure of the peripheral MOS transistor, and the source/drain regions of the peripheral MOS transistor can be restrained from increasing in effective impurity concentration.例文帳に追加

この横幅の減少により、コンタクト不純物領域がゲート構造に接近するのを抑え、周辺ＭＯＳトランジスタの実効的ソース、ドレイン濃度の上昇を抑える。 - 特許庁

TEST STRUCTURE FOR CAPACITANCE OF MOS AND METHOD FOR MEASURING CAPACITANCE CURVE AS FUNCTION OF VOLTAGE IN RELATION TO IT例文帳に追加

ＭＯＳ容量テスト構造と、それに関連した、電圧の関数として容量曲線を測定するための方法 - 特許庁

The light-receiving transistor Tr21 and the holding capacitance element C1 are each formed by a MOS (Metal Oxide Semiconductor) type structure.例文帳に追加

受光用トランジスタＴｒ２１および保持容量素子Ｃ１はそれぞれ、ＭＯＳ型構造により形成されている。 - 特許庁

To provide a semiconductor device in which a MOS structure is used as a diode, with a low leakage current to a semiconductor substrate.例文帳に追加

半導体基板へのリーク電流が少ないＭＯＳ構造をダイオードとして用いる半導体装置を提供する。 - 特許庁

Thus, the BG layers 8 and contact holes 14 are formed while well balanced over the entire surface of a MOS transistor structure.例文帳に追加

このように、ＢＧ層８及びコンタクトホール１４は、ＭＯＳトランジスタ構造の全面に渡ってバランス良く形成されている。 - 特許庁

To prevent large leakage current from being generated in a semiconductor device having an enhancement type MOS structure.例文帳に追加

エンハンスメント型のＭＯＳ構造を有する半導体装置において、大きなリーク電流を発生させないようにする。 - 特許庁

The MOS gate structure is joined to one edge of the trenches 20 to 23 and the drain is connected to the other end of thereof.例文帳に追加

ＭＯＳゲート構造が、トレンチ２０〜２３の一方の端部に接続され、ドレインがその他方の端部に接続される。 - 特許庁

After a MOS structure element is formed, a silicide-preventing film is formed of a metal film capable of serving as a barrier against silicide reaction.例文帳に追加

ＭＯＳ構造素子の形成後に、シリサイド反応のバリアとして機能可能なメタル膜でシリサイド防止膜を形成する。 - 特許庁

The MOS transistors NSW1-NSW5 are materialized by triple well structure made on a p-type semiconductor substrate.例文帳に追加

ＭＯＳトランジスタＮＳＷ１〜ＮＳＷ５は、ｐ型の半導体基板に形成されたトリプルウェル構造により実現される。 - 特許庁

A semiconductor device 1 includes a MOS transistor having a MIPS structure and a silicon resistive element on a substrate 10.例文帳に追加

半導体装置１は、基板１０上に、ＭＩＰＳ構造を有するＭＯＳトランジスタとシリコン抵抗素子を備える。 - 特許庁

A semiconductor device 1 includes a MOS transistor having a MIPS structure and a fuse element 100 on a substrate 10.例文帳に追加

半導体装置１は、基板１０上に、ＭＩＰＳ構造を有するＭＯＳトランジスタとヒューズ素子１００を備える。 - 特許庁

The n well 3a, the dielectric layer 4, the bonding pad 6, and the multilayer wiring structure 5 form a MOS capacitor.例文帳に追加

Ｎウェル３ａ、誘電体層４、ボンディングパッド６および多層配線構造５がＭＯＳ型キャパシタを構成している。 - 特許庁

On a layer lower than the layer where the first element isolation region 12 exists, a second element isolation region 11 of an STI structure is formed, which separates adjoining MOS transistor channel regions.例文帳に追加

そして該第一の素子分離領域１２が存在する層より下の層に、隣接するMOSトランジスタのチャネル領域どうしを分離するSTI構造の第二の素子分離領域１１が形成されている。 - 特許庁

Furthermore, the peripheral circuit PP of the SRAM portion SP has a PTI structure in the random logic portion, and its MOS transistor is constituted to be body-fixed to a body as a PDSOI-MOS transistor.例文帳に追加

また、ＳＲＡＭ部ＳＰの周辺回路ＰＰは、ランダムロジック部にはＰＴＩ構造を採用し、そのＭＯＳトランジスタはＰＤＳＯＩ−ＭＯＳトランジスタとしてボディ固定される構成となっている。 - 特許庁

To provide an anti-fuse of vertical MOS transistor structure in which variation of resistance can be minimized in conduction state.例文帳に追加

導通状態での抵抗値のばらつきを抑制することが可能な縦型ＭＯＳトランジスタ構造のアンチヒューズを提供する。 - 特許庁

An FS (Field Stop) layer 2a, p^++-type collector layer 1a, and n^++-type cathode layer 1b are formed, in advance, before forming a MOS device structure.例文帳に追加

ＭＯＳデバイス形成前に予めＦＳ層２ａやｐ^++型コレクタ層１ａおよびｎ^++型カソード層１ｂを形成する。 - 特許庁

To improve a leakage current of a MOS transistor having a channel in which the distortion is introduced with a distortion introduction element of a trench structure.例文帳に追加

トレンチ構造の歪み導入要素によりに歪み導入されたチャネルを持つＭＯＳトランジスタのリーク電流を改善する。 - 特許庁

To provide a test structure for a capacitance of an MOS and a method for measuring a capacitance curve as a function of voltage.例文帳に追加

ＭＯＳ容量テスト構造と、それに関連した、電圧の関数として容量曲線を測定する方法を提供する。 - 特許庁

Also, the element 4 manufactured by the MOS process can easily realize low loss with a lateral structure.例文帳に追加

また、ＭＯＳプロセスにより製造された電力供給用素子４は、横型の構造で低損失を容易に実現することができる。 - 特許庁

The thickness of the location of the insulating film is set to be larger than that of the thin film of the gate oxide film forming an MOS structure and contributing to conduction.例文帳に追加

この箇所の絶縁膜の厚さを、ＭＯＳ構造を形成し導電に寄与するゲート酸化膜の薄膜より厚くした。 - 特許庁

To provide a semiconductor device that improves the amplification factor during bipolar operation in an MOS transistor having a floating structure.例文帳に追加

フローティング構造を有するＭＯＳ型トランジスタにおいて、バイポーラ動作時の増幅率を向上できる半導体装置を提供する。 - 特許庁

This effect can realize an dynamic threshold MOS(EIB-DTMOS) transistor structure, and this becomes significant if the transistor is operated in an accumulation mode.例文帳に追加

そのような効果は、ＥＩＢ−ＤＴＭＯＳトランジスタ構造にするとともにアキュムレーションモードで動作させた場合、顕著になる。 - 特許庁

To provide a semiconductor device, along with its manufacturing method, comprising an MOS transistor structure capable of efficiently applying stresses to a channel.例文帳に追加

チャネルに効率的に応力を印加できるＭＯＳトランジスタ構造を有する半導体装置、またはその製造方法の提供。 - 特許庁

To make a sustaining breakdown voltage higher in a high-breakdown voltage MOS transistor structure by constituting so that a substrate potential is less likely to become higher than the source potential.例文帳に追加

高耐圧ＭＯＳトランジスタ構造において、基板電位がソース電位よりも高くなり難くして、サステイン耐圧を高める。 - 特許庁

To form an electrically erasable memory cell with a MOS transistor having a single gate electrode instead of a laminated structure.例文帳に追加

電気的消去が可能であり、メモリセルを積層構造ではない単一のゲート電極を持つＭＯＳトランジスタで構成する。 - 特許庁

To improve a structure, wherein signal charge from a sensor of an MOS imaging device can not be perfectly read at a low reading voltage.例文帳に追加

ＭＯＳ撮像装置におけるセンサー部から信号電荷が、低い読み出し電圧で完全に読み出せないことの改善を図る。 - 特許庁

To provide a method and a structure, capable of obtaining a germanium system semiconductor device, such as FET and MOS capacitor.例文帳に追加

ＦＥＴおよびＭＯＳコンデンサなどのＧｅ系半導体デバイスを得ることができる方法および構造を提供すること。 - 特許庁

In the semiconductor device, two MOS structures which share a drain are formed in the front surface side of the semiconductor substrate, and a plurality of ditch-like opening parts 4 are formed to extend from the drain region of one MOS structure to the drain region of the other MOS structure in the interior of an N+ type drain layer 7 in the back surface side of the semiconductor substrate.例文帳に追加

本発明の半導体装置は、半導体基板の表面側にドレインを共有するＭＯＳ構造が２つ形成され、かつ、半導体基板の裏面側のＮ＋型ドレイン層７の内部に、一方のＭＯＳ構造のドレイン領域から他方のＭＯＳ構造のドレイン領域まで、延在して形成された複数の堀状の開口部４を有する。 - 特許庁

To provide a semiconductor device having a structure in which driving capability of p-type MOS transistors can be enhanced, chipping by dicing can be prevented, and positional accuracy of the MOS transistors during formation thereof can be improved.例文帳に追加

ｐチャネル型ＭＯＳトランジスタの駆動能力の向上と、ダイシングによるチッピングの防止と、ＭＯＳトランジスタの形成時における位置精度向上とを実現できる構造を有する半導体装置を提供する。 - 特許庁

To provide a semiconductor device composed of a plurality of circuit blocks, in which the power consumption of the circuit blocks is reduced by reducing driving voltage of MOS transistors constituting the circuit blocks while keeping the structure of the MOS transistors unchanged.例文帳に追加

回路ブロックを構成するＭＯＳ型トランジスタを同一構造にしたまま駆動電圧を下げ、消費電力を低くすることができる複数の回路ブロックから構成される半導体装置の提供。 - 特許庁

To provide a MOS semiconductor device having a stripe contact structure in which an on-resistance is reduced without reducing an L load tolerance.例文帳に追加

ストライプコンタクト構造を有するＭＯＳ型半導体装置において、Ｌ負荷耐量を低下させることなく、オン抵抗を低減させること。 - 特許庁

The capacitor has a MOS gate structure that a gate insulating film is held as a dielectric material between a gate 11 and the ground 12.例文帳に追加

キャパシタ１は、ゲート部１１とグランド部１２との間に誘電体としてゲート絶縁膜を挟んだＭＯＳゲート構造となっている。 - 特許庁

To reduce on-resistance of a bidirectional switch comprising two MOS type transistors having a shared drain in a trench gate structure.例文帳に追加

トレンチゲート構造で共用ドレインを有する２つのＭＯＳ型トランジスタから構成される双方向スイッチのオン抵抗の低減を図る。 - 特許庁

The readout gate 31, the gate insulation film 32, the n-type layer 22 and the n-type region 40 form a MOS transistor structure.例文帳に追加

読み出しゲート３１、ゲート絶縁膜３２、Ｎ型層２２およびＮ型領域４０によってＭＯＳトランジスタ構造が形成されている。 - 特許庁

To provide the MOS transistor of a structure which can prevent electrostatic destruction caused by an electrostatic surge which cannot be dissipated via a parasitic diode.例文帳に追加

寄生ダイオードを通して逃がすことのできない静電気サージによる静電破壊を防止できる構造のＭＯＳトランジスタを提供する。 - 特許庁

To form a nonvolatile semiconductor storage device which is electrically erasable and has a memory cell formed of a MOS transistor having a single gate electrode without using a laminated structure.例文帳に追加

電気的消去が可能であり、メモリセルを積層構造ではない単一のゲート電極を持つＭＯＳトランジスタで構成する。 - 特許庁

A high-concentration diffusion region 13 of the high-drive MOS transistor is formed with the gate structure 6 and the first sidewall 12 as a mask.例文帳に追加

ゲート構造６及び第１のサイドウオール１２をマスクとして高駆動ＭＯＳトランジスタの高濃度拡散領域１３を形成する。 - 特許庁

To provide the structure of a BiCMOS transistor in which the source/ drain region of a MOS transistor will not be etched excessively, and the manufacture thereof.例文帳に追加

ＭＯＳトランジスタのソース／ドレイン領域が過度にエッチングされないＢｉＣＭＯＳトランジスタの構造および製造方法を提供する。 - 特許庁

A channel region 108 of the MOS transistor 106 is provided with a distortion introduction element by a first trench structure 55a and a second trench structure 55b, and also with a silicon-nitride cap layer 130 conformally provided on a surface of the MOS transistor 106 as another distortion introduction element.例文帳に追加

ＭＯＳトランジスタ１０６のチャネル領域１０８に、第１トレンチ構造５５ａ、第２トレンチ構造５５ｂによる歪み導入要素だけでなく、別の歪み導入要素として、ＭＯＳトランジスタ１０６表面上にコンフォーマルに設けられた窒化シリコンキャップ層１３０を設ける。 - 特許庁

Whether a voltage level to be applied to the gate of the MOS structure transistor is higher than the threshold voltage of the same MOS structure transistor is detected with a detection circuit 15, and a signal for controlling operation of the voltage generating circuit 11 is outputted, depending on this detection result.例文帳に追加

そして、検出回路１５により、前記ＭＯＳ構造トランジスタのゲートに印加する電圧レベルが前記ＭＯＳ構造トランジスタのしきい値電圧以上であるか否かを検出し、この検出結果に応じて電圧生成回路１１の動作を制御するための信号を出力する。 - 特許庁

A gate insulation film is made thin by employing an MONOS structure at a part where a vertical charge transfer part and a channel stop part underlie and an MOS structure at a part where a read part underlies.例文帳に追加

ゲート絶縁膜は、垂直電荷転送部及びチャンネル・ストップ部を下地とする部分ではＭＯＮＯＳ構造にし、読み出し部を下地とする部分ではＭＯＳ構造にして薄膜化する。 - 特許庁

The source 60 and the drain 70 of an LDD-structure have an asymmetric structure so that the side effect of the parasitic resistance increase is not accompanied by the miniaturization of the MOS transistor 100.例文帳に追加

ＭＯＳトランジスタ１００を微細化しても寄生抵抗増大の副作用を伴わせないようにするために、ＬＤＤ構造のソース６０及びドレイン７０を非対称構造にする。 - 特許庁

In a manufacturing method of a CMOS semiconductor device having a silicide process structure, a titanium film 38 is formed on silicide forming regions of a P-channel type MOS transistor and an N-channel type MOS transistor, and a silicon film 39A is formed only on the titanium film 38 on the silicide forming region of the N-channel type MOS transistor.例文帳に追加

シリサイドプロセス構造のＣＭＯＳ半導体装置の製造方法において、Ｐチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタのシリサイド形成領域上にチタン膜３８を形成し、前記Ｎチャネル型ＭＯＳトランジスタ上のシリサイド形成領域上のチタン膜３８上にのみシリコン膜３９Ａを形成する。 - 特許庁