「MOS structure」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To reduce an electric field applied to a gate insulating film when a reverse bias is applied, and to reduce the channel resistance while making the distribution of the on current uniform in a semiconductor device having a MOS structure.例文帳に追加

ＭＯＳ構造を有する半導体装置において、逆バイアス印加時にゲート絶縁膜に加わる電界を抑えると共に、チャネル抵抗の低減およびオン電流分布の均一化を図る。 - 特許庁

To provide a semiconductor device, where a p-channel MOS transistor having high performance and a high breakdown voltage with a surface channel structure is formed on the same substrate as a memory cell, and to provide a manufacturing method of the semiconductor device.例文帳に追加

メモリセルと同一の基板上に、表面チャネル構造を有する高性能な高耐圧のｐチャネル型ＭＯＳトランジスタが形成された半導体装置及びその製造方法を提供する。 - 特許庁

To provide an MOS transistor having a high drain breakdown voltage, small capacitance between a drain-source region and a gate electrode, and a high junction breakdown voltage of a channel stop and a source-drain region formed under a field oxide film, which are impossible in a conventional MOS transistor having an LDD structure and having an intermediate breakdown voltage structure capable of controlling the drain breakdown voltage.例文帳に追加

本発明は、従来のＬＤＤ構造を有するＭ０Ｓ型トランジスタでは不可能であったドレイン耐圧が大きく、ドレイン・ソース領域とゲート電極間の容量が小さく、フィールド酸化膜下に形成されたチャネルストップとソース・ドレイン領域の接合耐圧の高い、しかもそのドレイン耐圧を制御することのできる中耐圧構造を有するＭＯＳ型トランジスタを提供することを目的とする。 - 特許庁

To form oxide film satisfactory for electrical characteristics on the surface of a hexagonal silicon carbide single crystal (6H-SiC of six-fold symme try and 4H-SiC of four-fold symmetry), when metal/oxide film/semiconductor structure (MOS structure) are manufactured.例文帳に追加

六方晶炭化ケイ素単結晶（六回対称の６Ｈ−ＳｉＣ及び４回対称の４Ｈ−ＳｉＣ）の結晶表面に、金属／酸化膜／半導体構造（ＭＯＳ構造）を作製する際に、その結晶表面に電気特性の良好な酸化膜を形成させる方法。 - 特許庁

As a structure applicable to a MOSFET (field effect transistor) provided with a gate electrode G (MOS gate) of a trench electrode structure, a p-type diffused layer SP having a higher concentration than a p-type base area BS is formed around the surface of a substrate in a p-type base area BS.例文帳に追加

トレンチ電極構造のゲート電極Ｇ（ＭＯＳゲート）を備えるＭＯＳＦＥＴ（電界効果トランジスタ）に適用される構造として、ｐ型のベース領域ＢＳの基板表面付近に、該ベース領域ＢＳよりも濃度の高いｐ型の拡散層ＳＰを設けるようにする。 - 特許庁

The substrate for the inkjet recording head uses a transistor of the same element structure, that is an LDMOS (lateral double diffused MOS) structure, as a driver transistor for driving a heater for ejecting ink, for a sub-heat driver transistor for driving the sub-heater for carrying out heating and temperature regulation control of the recording head.例文帳に追加

インクを吐出するためのヒータを駆動するドライバートランジスタと記録ヘッドを加熱・温調制御するためのサブヒータを駆動するサブヒートドライバートランジスタを同一の素子構造を持つトランジスタとし、ＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ ＭＯＳ）構造を持つトランジスタとする。 - 特許庁

To provide a manufacturing method of a semiconductor device whereby gate electrode of a P-channel MOS transistor is restrained from being depleted and the punch-through of impurities is also suppressed in a CMOS transistor having a dual gate structure.例文帳に追加

デュアルゲート構造のＣＭＯＳトランジスタにおいて、ＰチャネルＭＯＳトランジスタのゲート電極の空乏化を抑制すると共に、不純物の突き抜けを抑制した半導体装置の製造方法を提供する。 - 特許庁

The semiconductor device, for example, a MOS transistor has a structure that a p-type diffusing layer 5 as a back gate region and an n-type diffusing layer 8 as a drain region are formed on an n-type epitaxial layer 4.例文帳に追加

本発明の半導体装置、例えば、ＭＯＳトランジスタでは、Ｎ型のエピタキシャル層４には、バックゲート領域としてのＰ型の拡散層５と、ドレイン領域としてのＮ型の拡散層８とが形成されている。 - 特許庁

To provide a semiconductor device having an N-type MOS transistor for ESD protection that has a shallow trench separation structure with a sufficient ESD protection function without an increase in the number of steps and a substantial increase in footprint thereof.例文帳に追加

工程の増加や占有面積の大きな増加なく、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を提供する。 - 特許庁

The MOS transistor structure can be provided by an additional injection layer 36 of a doping node, which is a conductive type opposite to a lightly-doped drain(LDD) 34, at a level higher than channel doping in addition to this LDD 34.例文帳に追加

本発明のＭＯＳトランジスタ構造は、薄くドープしたドレイン（ＬＤＤ３４）に加えて、そのＬＤＤ３４とは反対の導電型で、チャネルドーピングよりも高レベルのドーピングノードの追加の注入層３６により得られる。 - 特許庁

The OTPROM capacitor is located on the MOS transistor, a floating gate electrode and a lower electrode are connected with a floating gate plug 174, and a connected conductive structure is isolated electrically.例文帳に追加

ＯＴＰＲＯＭキャパシタはＭＯＳトランジスタの上部に配置され、浮遊ゲート電極及び下部電極は浮遊ゲートプラグ１７４により連結され、この連結された導電性構造体は電気的に隔離される。 - 特許庁

In IGBTs, an n buffer layer 23 is formed under an n^- high resistance layer 21, in which a MOS gate structure is formed, and an n^+ buffer layer 31 is formed between the n buffer layer 23 and a p^+ drain layer.例文帳に追加

ＩＧＢＴにおいて、ＭＯＳゲート構造が形成されたｎ^−高抵抗層２１の下にｎバッファ層２３が形成され、このｎバッファ層２３とｐ^＋ドレイン層との相互間にｎ^＋バッファ層３１が形成されている。 - 特許庁

To obtain a MOS semiconductor device which enables a high speed operation without an electrostatic capacitance caused by a PN junction of a silicon substrate and an adjacent growing layer and has a structure for easy controlling in a manufacture step.例文帳に追加

シリコン基板と隣接する成長層とのＰＮ接合による静電容量がなく高速動作が可能であって、製造工程における制御が容易な構造を有するＭＯＳ半導体装置を提供する。 - 特許庁

The method for manufacturing the semiconductor device having the MOS structure where the gate insulating film with thickness of 100 nm or thicker is formed by LPCVD process on the surface of a region containing boron as a dopant element.例文帳に追加

不純物元素としてボロンを含有する領域の表面に、１００ｎｍ以上の厚さのゲート絶縁膜がＬＰＣＶＤ法により形成されるＭＯＳ構造を有する半導体装置の製造方法とする。 - 特許庁

To permit formation through the appropriation of an MOS process and secure a sufficient collector current, in reference to a horizontal bipolar transistor having a structure optimum for forming the same on an SOI substrate.例文帳に追加

この発明は、ＳＯＩ基板上に形成するうえで好適な構造を有する横型バイポーラトランジスタに関し、ＭＯＳプロセスの流用による形成を可能とし、かつ、十分なコレクタ電流を確保することを目的とする。 - 特許庁

In a MOS transistor having a nonsalicide structure, a silicide film 9d, 9e is formed only at a portion corresponding to the contact hole on a surface of a gate electrode 7b, a source region 4b, and the drain region 5b.例文帳に追加

そして、非サリサイド構造とするＭＯＳトランジスタに関しては、ゲート電極７ｂ、ソース領域４ｂ及びドレイン領域５ｂの表面のうちコンタクトホールに対応する部位のみにシリサイド膜９ｄ、９ｅを形成する。 - 特許庁

To provide a boosting circuit, which can surely suppress the generation of an eddy current at discharge operation in case that a MOS transistor for performing charge pump operation is materialized in triple well structure, a power circuit, and a liquid crystal drive.例文帳に追加

チャージポンプ動作を行うためのＭＯＳトランジスタがトリプルウェル構造で実現される場合に、ディスチャージ動作時に過電流の発生を確実に抑える昇圧回路、電源回路及び液晶駆動装置を提供する。 - 特許庁

Then, after thermal processing is performed as required, resist coating, patterning, etching and the like are performed, a dopant dispersion region 10 is formed by ion implantation or the like to form the semiconductor device of MOS structure.例文帳に追加

その後、必要に応じて熱処理を施した後、レジスト塗布、パターニング、エッチング等を行い、さらにイオン注入等によって不純物拡散領域１０を形成し、ＭＯＳ構造の半導体装置を形成する。 - 特許庁

Tunnel magneto resistive elements MTJ0 and MTJ1 are connected to the respective sources of inverters INV1 and INV2 having a C-MOS structure and output and input of the inverters INV1 and INV2 are mutually cross connected.例文帳に追加

Ｃ−ＭＯＳ構造のインバータＩＮＶ１，ＩＮＶ２の各々のソースにトンネル磁気抵抗素子ＭＴＪ０，ＭＴＪ１を接続し、ＩＮＶ１とＩＮＶ２とその出力および入力を相互に交差接続する。 - 特許庁

The semiconductor device has an MOS gate structure comprising an N^- drift layer 1, a field stop layer 3, a P collector layer 4, a collector electrode 9, a P base layer 2, an N^+ emitter region 8, a gate insulating film 6, and a gate electrode 7, and an emitter electrode 5.例文帳に追加

半導体装置は、Ｎ^-ドリフト層１、フィールドストップ層３、Ｐコレクタ層４、コレクタ電極９、Ｐベース層２、Ｎ^+エミッタ領域８、ゲート絶縁膜６とゲート電極７とからなるＭＯＳゲート構造、エミッタ電極５を備える。 - 特許庁

To solve a problem of a drop in a gate withstand voltage due to a termination of a stripe-like trench, and to improve reliability of a gate oxide film in a trench gate type semiconductor device comprising a gate of a MOS structure provided in the trench.例文帳に追加

トレンチ内に設けられたＭＯＳ構造のゲートを有するトレンチゲート型半導体装置において、ストライプ状トレンチのトレンチ終端に起因するゲート耐圧低下の問題や、ゲート酸化膜の信頼性を向上させる。 - 特許庁

The anti-fuse circuit is provided with: an anti-fuse element formed into a MOS structure; and an electric field control section that is driven to separately control forming of electric fields applied to first and second junctions of the anti-fuse element.例文帳に追加

本発明のアンチヒューズ回路は、ＭＯＳ構造に形成されるアンチヒューズ素子および前記アンチヒューズ素子の第１接合と第２接合の電界形成を分離して制御するように駆動される電界制御部を備える。 - 特許庁

The solid-state image pickup device has a structure in which a first substrate 80 having a photoelectric conversion unit PD and a second substrate 81 having a charge storage capacity unit 61 and a plurality of MOS transistors are laminated.例文帳に追加

本発明の固体撮像装置は、光電変換部ＰＤが形成された第１の基板８０と、電荷蓄積容量部６１及び複数のＭＯＳトランジスタが形成された第２の基板８１が張り合わされた構成とされている。 - 特許庁

To provide a method for manufacturing a semiconductor device provided with a MOS gate structure capable of excellently and stably controlling the threshold value of gate voltage, even if breakdown voltage of the gate voltage is highly increased by forming a thick gate oxide film.例文帳に追加

厚膜ゲート酸化膜を形成することによりゲート電圧の高耐圧化を図っても、良好に安定してゲート電圧のしきい値をコントロールできるＭＯＳゲート構造を備える半導体装置の製造方法を提供すること。 - 特許庁

To enable a silicide layer with uniform film thickness and film quality to be formed on a source-drain region, restrain junction leak in a MOS structure low and ensure good electrical connection between the silicide layer and metallic wiring.例文帳に追加

ソース・ドレイン領域上に膜厚及び膜質の均一なシリサイド層を形成することができ、ＭＯＳ構造における接合リークを低く抑えることができ、且つシリサイド層と金属配線との良好な電気的接続を確保する。 - 特許庁

With the use of the trench gate structure, a low-voltage driven trench gate MOS transistor is provided with high manufacture yield with no drop in Vsus resistance nor such problem as IDSS leak current increase, etc.例文帳に追加

本発明のトレンチゲート構造を用いれば、Ｖｓｕｓ耐量の低下、ＩＤＳＳリ−ク電流増加等の問題等を生じることなく、高い製造歩留まりで低電圧駆動のトレンチゲート型ＭＯＳトランジスタを提供することができる。 - 特許庁

To overcome the problem in a trench gate type semiconductor device having a gate with a MOS structure provided within the trench, wherein a gate breakdown voltage is lowered by a trench termination of a stripe-shaped trench, thereby improving the reliability of the gate oxide film.例文帳に追加

トレンチ内に設けられたＭＯＳ構造のゲートを有するトレンチゲート型半導体装置において、ストライプ状トレンチのトレンチ終端に起因するゲート耐圧低下の問題や、ゲート酸化膜の信頼性を向上させる。 - 特許庁

Each MOS structure includes a source region connected to the first wiring, a drain region connected to second wiring, and a gate electrode facing the well region between the source region and the drain region via an insulating film.例文帳に追加

各ＭＯＳ構造は、第１配線に接続されているソース領域と、第２配線に接続されているドレイン領域と、ソース領域とドレイン領域の間のウェル領域に絶縁膜を介して対向しているゲート電極を備えている。 - 特許庁

To provide a semiconductor device having an N-type MOS transistor for protecting ESD that restrains an off leak current without increasing processes and occupation areas and has a shallow trench separation structure having sufficient ESD protection functions.例文帳に追加

工程の増加や占有面積の大きな増加なくオフリーク電流を小さく抑えた、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を得る。 - 特許庁

To provide a semiconductor device having an N-type MOS transistor for protecting ESD that restrains an off leak current without increasing processes and occupation areas and has a shallow trench separation structure having sufficient ESD protection functions.例文帳に追加

工程の増加や占有面積の増加もなくオフリーク電流を小さく抑えた、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を得る。 - 特許庁

To provide a semiconductor device having a variable capacitance capacitive element of MOS type structure capable of increasing the variable width in which variation in capacitance can be suppressed for the applying bias, and its method of manufacturing.例文帳に追加

可変幅を大きく取ることができるＭＯＳ型の構造であって、印加バイアスに対する容量の変化量を小さくすることができる容量可変の静電容量素子を有する半導体装置とその製造方法を提供する。 - 特許庁

In manufacturing the Schottky barrier MOSFET, a damascene gate process for forming a gate electrode and a gate insulating film after a source/drain structure is formed is applied to the Schottky barrier MOSFET, so that the gate electrode and the gate insulating film may not be received with a high temperature heat treatment to thereby prevent the deterioration of the metal and the metal oxide for constituting the gate electrode and the gate insulating film.例文帳に追加

ショットキー障壁型MOS FET の製造において、ソース／ドレイン構造を形成した後にゲート電極およびゲート絶縁膜を作成するダマシンゲートプロセスをショットキー障壁型MOS FET に適用することにより、ゲート電極やゲート絶縁膜が高温の熱処理を受けないようにして、ゲート電極やゲート絶縁膜を構成する金属および金属酸化物が劣化するのを防止する。 - 特許庁

To provide a MOS type semiconductor device having a top gate structure capable of making gate characteristics excellent and also improving a gate withstand voltage by eliminating trouble caused by a step between a well oxide film and an initial oxide film when a p-type well region is formed, and to provide a method of manufacturing the MOS type semiconductor device.例文帳に追加

ｐ型ウエル領域を形成する際に生じるウエル酸化膜と初期酸化膜との段差によって発生する不都合を解消し、薄膜の半導体結晶層の形成時に発生する厚さのバラツキの影響を小さくしてゲート特性を良好にすると共にゲート耐圧を改善することのできるトップゲート構造を有するＭＯＳ型半導体装置とその製造方法を提供すること。 - 特許庁

With the structure explained above, the MOS transistor having a threshold voltage and a yielding voltage which are higher than the rated power supply voltage can be formed without provision of an exclusive impurity diffusing layer, by adequately setting the impurity concentration of the impurity diffusing layer forming the back gate and by providing an adequate interval between the impurity diffusing layer forming the back gate and the wiring layer forming the gate.例文帳に追加

この構成により、専用の不純物拡散層を設けることなく、バックゲートを構成する不純物拡散層の不純物濃度、及び、バックゲートを構成する不純物拡散層とゲートを構成する配線層との間隔を適当に設定することより、定格電源電圧より高いしきい値電圧及び降伏電圧をもつMOSトランジスタを形成する。 - 特許庁

A sufficiently thick metal thin film is deposited on a surface side including a MOS structure part, or a sufficiently thick photo resist is applied, the surface is polished for flattering, and then the other surface side is polished, thus machining a semiconductor substrate to desired thickness.例文帳に追加

ＭＯＳ構造部を含む表面側に十分厚い金属薄膜を堆積し、または十分に厚いフォトレジストを塗布し、その面を研磨して平坦化した後に、他方の面側を研磨して半導体基板を所望の厚さに加工する。 - 特許庁

In the figure, 505 is an N type cathode of photo diode, 506 is a surface P type area to make the photo diode a buried structure, and a 508a is an N type high concentration area which forms a floating diffusion and is a drain area of a transfer MOS transistor, too.例文帳に追加

５０５はフォトダイオードのＮ型カソード、５０６はフォトダイオードを埋め込み構造とするための表面Ｐ型領域、５０８ａはフローティングディフュージョンを形成し転送ＭＯＳトランジスタのドレイン領域ともなっているＮ型高濃度領域である。 - 特許庁

With the p-MOS structure, the base body is an n-type silicon substrate 1, the high-potential electrode is a gate electrode 4, the low-potential electrode is a drain region (or a source region), and the insulation layer is a gate insulation layer 3.例文帳に追加

ｐ−ＭＯＳ構造をとるもので、基体がｎ型シリコン基板１であり、高電位電極がゲート電極４であり、低電位電極がドレイン領域（またはソース領域）２であり、絶縁層がゲート絶縁層３であることを特徴とする。 - 特許庁

To provide a structure and a manufacturing method without deterioration in reliability and characteristics in an MOS-type field effect transistor, with respect to a semiconductor having a wiring formed in a dual-damascene method.例文帳に追加

デュアルダマシン法により形成された配線を有するＭＯＳ型電界効果トランジスタでは、ゲート電極の上方を窒化膜が覆っていて水分が上方に逃げず、水酸基による半導体基板界面近傍における再結合準位の増大を招く。 - 特許庁

The electrode sections of the drain region and source region of n-type or p-type double gate MOS transistor structure are provided with each gate electrode by self-alignment (simultaneously positioned at one time of a lithography process).例文帳に追加

島状半導体結晶層内に形成されたＮ形またはＰ形二重ゲートＭＯＳトランジスタ構造のドレイン領域およびソース領域の電極部は各ゲート電極と自己整合（一回のリソグラフィー工程で同時に位置決めされること）で設ける。 - 特許庁

To provide an SOI structure MOS type semiconductor device which can effectively make use of layout design information for use in a bulk MOSFET and can attain an enhancement in the stable sufficient current drive ability, and to provide its manufacturing method.例文帳に追加

バルクＭＯＳＦＥＴで用いられているレイアウト設計情報を有効に活用でき、かつ安定した十分な電流駆動能力の向上を達成するＳＯＩ構造ＭＯＳ型半導体装置及びその製造方法を提供する。 - 特許庁

To provide a highly reliable trench gate MOSFET (T-MOS) having no variation in characteristics by etching a layer embedding an impurity semiconductor for a uniform three-dimensional structure to eliminate multiplex level difference stably and stabilizing the end point waveform.例文帳に追加

一様な立体構造に対して、不純物半導体埋め込み層をエッチングにより安定した、多重段差を解消し、エンドポイント波形の安定化を図り、特性ばらつきがなく信頼性の高いトレンチゲートＭＯＳＦＥＴ（Ｔ−ＭＯＳ）を提供する。 - 特許庁

Then, a silicon oxide film 4 is formed between the aluminum electrode 3 and the silicon substrate 1 in areas other than the sensitive area, and a MOS structure is formed of the aluminum electrode 3, the silicon oxide film 4 and the silicon substrate 1.例文帳に追加

そして、有感領域以外の領域においては、アルミニウム電極３とシリコン基板１との間にシリコン酸化膜４が形成されており、アルミニウム電極３、シリコン酸化膜４及びシリコン基板１からＭＯＳ構造が形成されている。 - 特許庁

To constitute a gate drive circuit for driving a main switching element having an MOS gate structure, as an insulating type circuit, which can prevent unnecessary vibration resulting from an input capacity to attain a reduction in a drive loss accompanying higher frequency.例文帳に追加

ＭＯＳゲート構造を有する主スイッチング素子を駆動するゲート駆動回路において、入力容量に起因する不要振動を防止し、高周波化に伴う駆動損失の低減を可能とするゲート駆動回路を絶縁型にて構成すること。 - 特許庁

To provide an insulated gate drive circuit of a switching element where unnecessary vibration due to input capacity is prevented and drive loss accompanying a high frequency can be reduced in the gate drive circuit of the switching element having a MOS gate structure.例文帳に追加

ＭＯＳゲート構造を有するスイッチング素子のゲート駆動回路において、入力容量に起因する不要振動を防止し、高周波化に伴う駆動損失の低減を可能とするスイッチング素子のゲート駆動回路を絶縁型にて構成すること。 - 特許庁

To provide a trench MCS semiconductor device equipped with a gate of MOS structure provided inside the trench, in which a floating well is not formed on the periphery without sacrificing an active area and deteriorating the device in withstand voltage characteristics.例文帳に追加

トレンチ内に設けられたＭＯＳ構造のゲートを有するトレンチ型ＭＯＳ半導体装置において、活性面積を犠牲にすることなく、また耐圧特性を劣化させることなく、外周にフローティングウェルを作らない構造を提供する。 - 特許庁