| 意味 | 例文 |
Multi-Chipの部分一致の例文一覧と使い方
該当件数 : 559件
This stack type multi-chip package is constituted by stacking semiconductor modules formed by mounting semiconductor chips 3 on flexible substrates 3 having conductor patterns 3b across frame-shaped spacers 2 and forming spaces 5 surround with the substrates 3 and spacers 2 among adjacent semiconductor modules 1a to 1d.例文帳に追加
積層型マルチチップパッケージは、導体パターン３ｂを有するフレキシブルプリント基板３に半導体チップ４が実装されてなる複数個の半導体モジュール１ａ〜１ｄが、それぞれ枠状のスペーサ２を介して積層されており、隣接する半導体モジュール１ａ〜１ｄの間に、基板３およびスペーサ２により囲まれた空間５が形成されている。 - 特許庁
The multi-functional electronic parts in which a resistor and a capacitor are connected in parallel between conductor electrodes 22 and 23 for mounting are constituted by providing resistors 24 on the surfaces of insulating layers except the surfaces on which the electrodes 22 and 23 are provided in a chip type capacitor 21 provided with the electrodes 22 and 23 on its facing surfaces.例文帳に追加
対向する２面に実装用導体電極２２，２３が設けられたチップ型コンデンサ２１において、実装用導体電極２２，２３の設けられた面以外の絶縁層表面に、抵抗体２４を設けることによって、実装用導体電極２２，２３間に抵抗とコンデンサが並列に接続された複合機能電子部品を構成することができる。 - 特許庁
A card base material 50 is prepared by interposing adhesive between a first sheet material 1 and a second sheet material 2, and encapsulating an inlet 3 having an IC chip 3a2 on an inlet base material in adhesive layers 6 and 7, and a multi-layered IC card is prepared under an environment which is class 100,000 or less by punching the card base material 50 like cards.例文帳に追加
第１のシート材１と第２のシート材２との間に接着剤を介在し、この接着剤層６，７内にインレット基材上にＩＣチップ３ａ２を有するインレット３を封入してカード基材５０を作成し、このカード基材５０をカード状に打ち抜く多層構成のＩＣカードを、クラス１００，０００以下の環境下で作成する。 - 特許庁
The multi-chip package laminated with multiple chips is provided, wherein each of the multiple chips includes a lot of inductor pads configured to transmit power or signals to one another, and first and second inductor pads having magnetic flux directions different from each other are formed on both sides of a reference inductor pad being any one of the multiple inductor pads.例文帳に追加
マルチチップパッケージに関し、多数のチップが積層されたマルチチップパッケージにおいて、多数のチップの各々は互いに電源または信号を伝達するように構成される多数のインダクターパッドを備え、前記多数のインダクターパッドのうちのいずれか一つである基準インダクターパッドの両側には互いに異なる磁束方向を有する第１及び第２インダクターパッドが形成される。 - 特許庁
A voltage controlled oscillator 100 includes an active element 104 comprised of a bipolar transistor, a multi-mode coupled resonator 120 which can be mounted in chip form, a slow-wave coupled resonator 124, a progressive-wave coupled resonator 128, noise filtering circuit network 108, noise elimination circuit network 112, noise feedback DC bias circuit 116, phase compensation circuit network 132 and the like.例文帳に追加
電圧制御発振器１００は、バイポーラトランジスタからなる能動素子１０４、チップ形態での実装が可能なマルチモード結合共振器１２０、遅波結合共振器１２４、進行波結合共振器１２８、ノイズフィルタリング回路網１０８、ノイズ除去回路網１１２、ノイズフィードバック・ＤＣバイアス回路１１６及び位相補償回路網１３２等により構成されている。 - 特許庁
In the multi-project-chip semiconductor device, semiconductor elements fabricated on a wafer have a layout that corresponds to an exposure order of a pattern of the semiconductor elements and that is based on information indicating manufacture conditions and the number of shots and are arranged such that the semiconductor elements having the same manufacture condition are adjacent to each other in ascending or descending order of the number of shots.例文帳に追加
マルチプロジェクトチップ方式の半導体装置において、ウェーハ上に形成された複数の半導体デバイスは、前記複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じた配置を有し、同じ製造条件の半導体デバイスは近接して、ショット数が多い順又は少ない順に配置されているように構成する。 - 特許庁
To provide a prober device capable of forming a vertical type probe assembly into a multi-array structure and capable of solving a thermal expansion problem and a signal wire problem, to allow a probing test or a burn-in test concurrently and collectively in a plurality of chips, when inspecting characteristics of a circuit for a highly dense semiconductor chip or the like, and the probe assembly used therefor.例文帳に追加
本発明は、高密度化される半導体チップなどの回路の特性を検査するにあたり、複数のチップに対し一括して同時にプロービングテスト或いはバーンインテストができるように、垂直型プローブ組立体をマルチ配列構造とするとともに熱膨張問題及び信号配線問題を解決したプローバ装置及びこれに用いるプローブ組立体を提供する。 - 特許庁
In a semiconductor distortion multi-layer structure substrate having at least one sacrificial layer 6 and at least one distortion layer 7 having different lattice constants laminated therein, the beam or chip is formed by patterning the sacrificial layer 6 and the distortion layer 7 by photolithography, and etching-removing the sacrificial layer 6 by selective etching, resulting in the displacement of the remaining distortion layer 6.例文帳に追加
互いに格子定数の異なる犠牲層６と歪層７とが少なくとも１層ずつ積層されてなる半導体歪多層構造基板において、犠牲層６と歪層７とがフォトリソ技術によってパターニングされるとともに、犠牲層６が選択的エッチングによりエッチング除去され、残存する歪層６が変位することによりビームまたはチップが形成されている。 - 特許庁
The tape film is composed of a tape material, having wiring patterns of metal foils formed on the front and back sides of an insulation tape 3 and multi-pin structured inner leads in the wiring pattern on one surface of the tape material are bonded eutectically to electrode bumps of semiconductor elements in the flip-chip system.例文帳に追加
絶縁テープの表裏両面に金属箔の配線パターンが形成されたテープ素材で構成され、前記テープ素材の表裏一方の面に配された前記配線パターンにおける多ピン構造のインナーリード部が半導体素子の電極バンプとフリップチップ方式で共晶接合されるテープフィルムにおいて、インナーリード部に対向した両面配線テープの反対面の裏面配線パターンは、半導体素子との接合時の荷重が各インナーリードに均等に加わるような形状で形成する。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
