「Multi-Chip」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The chip-type electronic component housing mount is composed of a multi-layered paperboard in which a surface layer thereof comprises an acrylate-acrylic acid copolymer resin.例文帳に追加

表層がアクリル酸エステル−アクリル酸共重合体樹脂を含有する層である多層抄板紙からなるチップ型電子部品収納台紙。 - 特許庁

The multi-layer substrate has a connection electrode to be connected to an antenna at its upper surface, and a connection electrode to be connected to the semiconductor chip at the bottom portion of the recess portion.例文帳に追加

多層基板は、上面にアンテナに接続される接続電極、凹部の底部に半導体チップに接続される接続電極を有する。 - 特許庁

The multi-chip package device includes a plurality of memory chips 110-140 and a control chip 200 for storing information regarding how the normal operations of the memory chips 110-140 are proceeded, and for selecting the chip normally operative so as to conform with an address signal.例文帳に追加

マルチチップパッケージ装置に関するものであり、複数個のメモリチップ１１０〜１４０と、前記メモリチップ１１０〜１４０の正常動作如何に対する情報を格納し、アドレス信号に合うように正常に動作するチップを選択する制御チップ２００とを含む。 - 特許庁

The semiconductor wafer 2 is provided with a plurality of device chip regions 4 formed in the plane of a substrate having multi-layers wiring structure, scribe lines 8 formed in the circumference of the device chip regions 4, in order to separate the device chip region 4 respectively and blank regions 6.例文帳に追加

半導体ウェハ２は、多層配線構造をなす基板の平面内に複数形成されたデバイスチップ領域４と、デバイスチップ領域４をそれぞれに分離するためにデバイスチップ領域４の周囲に形成されたスクライブライン８と、ブランク領域６と、を備えている。 - 特許庁

To provide a manufacturing method of a multi-layered wiring substrate, as well as the multi-layered wiring substrate, that can be used for mounting an IC chip excellent in heat-resistance and adhesive reliability after moisture absorption, or as an interposer of an IC package.例文帳に追加

耐熱性や吸湿後の接着信頼性に優れたＩＣチップ搭載用や、ＩＣパッケージのインターポーザーに用いることが出来る多層配線基板の製造方法および多層配線基板を提供する。 - 特許庁

To provide a multi-band low-noise amplifier adaptable to a plurality of RF bands, a wireless semiconductor integrated circuit reduced in chip size, and a multi-band radio module that is reduced in the number of external circuit elements required.例文帳に追加

複数のＲＦ帯に適合可能なマルチバンド低雑音増幅器、チップサイズを小型化した無線用半導体集積回路、外付け回路部品の個数が少なくて済むマルチバンド無線モジュールを提供する。 - 特許庁

In a semiconductor device formed of automatic arrangement wiring employing a standard cell by a multi-layer process, the multi-logic cell is arranged below second metal power supply wiring whereby a layout which permits the change of a circuit without changing the chip size or a lower stage layer by arranging the multi-logic cell below the second metal power supply wiring is made.例文帳に追加

スタンダードセルを用いた自動配置配線で多層プロセスにより形成された半導体装置において、第二メタル電源配線下部にマルチロジックセルを配置することでチップサイズや下階層を変更することなく回路変更が可能なレイアウトが作成される。 - 特許庁

A semiconductor chip is bonded onto a principal surface of another semiconductor chip with an adhesive layer 8a on the reverse surface thereof to manufacture a semiconductor device having the semiconductor chips stacked in multi-stages.例文帳に追加

この半導体チップをその裏面の接着層８ａにより他の半導体チップの主面上に接着することにより、半導体チップが多段に積層された構成を有する半導体装置を製造する。 - 特許庁

To provide a method of providing identity authentication and tracking for a designated semiconductor chip that is formed on a multi-chip package (MCP) module where a first communication function is provided, or that is formed inside of the MCP module.例文帳に追加

第１通信機能が設けられているマルチチップパッケージ（ＭＣＰ）モジュール又は該ＭＣＰモジュール内部に形成されている指定した半導体チップに対してアイデンティティの認証及び追跡を与える方法を提供する。 - 特許庁

To provide a disconnection detector of a simple constitution in which each chip itself can detect the breakage of wires connecting any two chips in a multi-chip package in which a plurality of chips are mounted to the same package.例文帳に追加

複数のチップが同一のパッケージに搭載されたマルチチップパッケージにおいて、任意の２つのチップを結ぶ配線が断線したことを各チップ自身が簡易な構成で検出可能な断線検出装置を提供すること。 - 特許庁

To provide a method and a device for manufacturing a multi-chip module, which is capable of carrying out a processing operation at a high speed and where inter-chip wirings are made micronized, and the circuit patterns of built-in semiconductor chips are aligned and arranged with high accuracy.例文帳に追加

チップ間配線が微細化され、組込む半導体チップの回路パターン位置を高精度に位置調整して配置し、かつ処理速度の速いＭＣＭの製造方法および製造装置を提供する。 - 特許庁

In a high frequency multi-chip module, a package board 304 is mounted so that the mounting face of an MMIC 305 can be faced to a module board 301.例文帳に追加

本発明の高周波マルチチップモジュールでは、パッケージ基板３０４はＭＭＩＣ３０５の実装面がモジュール基板３０１と面するように実装される。 - 特許庁

Each multi-chip module 102 has a plurality of fine electric mechanical switches between a connector 106 set to the tester and a connector 108 set to the devices to be tested.例文帳に追加

各マルチチップモジュール１０２は、テスターへのコネクタ１０６のセットと被試験デバイスへのコネクタ１０８のセットとの間に複数の微小電気機械スイッチを有する。 - 特許庁

To provide a test method for testing a general-purpose memory incorporated in a multi-chip module without preparing a special circuit for the testing.例文帳に追加

本発明は、試験用の特別な回路を設けることなくマルチチップモジュール内蔵の汎用メモリを試験する試験方法を提供することを目的とする。 - 特許庁

To provide an on-chip router capable of reducing latency of inter-core communication without newly providing a buffer for inter-core communication, and a multi-core system using the same.例文帳に追加

コア間通信用のバッファを新たに設けることなく、コア間通信のレイテンシを低減可能なオンチップルータ及びそれを用いたマルチコアシステムを提供する。 - 特許庁

To provide a means capable of reducing the manufacturing cost of a multi-chip module having a plurality of kinds of chips, differing in terminal pitch, mounted on a wiring board.例文帳に追加

配線基板上に端子ピッチの異なる複数種類のチップを実装するマルチチップモジュールの製造コストを低減することのできる手段を提供する。 - 特許庁

To provide a semiconductor device, which can be manufactured without giving damages to a transistor and multi-layer wiring of a semiconductor chip at mounting and without the use of flux.例文帳に追加

実装時に半導体チップのトランジスタや多層配線などにダメージを与えず、かつフラックスを使用することなく製造される半導体装置を提供する。 - 特許庁

To provide a semiconductor mounting structure and a semiconductor package capable of increasing mounting density in the case of turning a multi-chip package to a POP structure.例文帳に追加

マルチチップパッケージをＰＯＰ構造にする場合に実装密度を高くすることができる半導体実装構造および半導体パッケージを提供する。 - 特許庁

To reduce the burden of the creation of an address conversion table when forming virtual blocks using a multi-chip flash memory and executing parallel processing.例文帳に追加

複数チップのフラッシュメモリを用いて仮想ブロックを形成して、並列処理を実行する場合に、アドレス変換テーブルの作成処理に掛かる負担が軽減する。 - 特許庁

Thus, the number of PMOS transistors inside the level shifter is reduced to two, so that the multi-level shifter circuit has a small chip size and consumes a small amount of current.例文帳に追加

これにより、レベルシフタ内のＰＭＯＳトランジスタの個数が２つに減少し、したがってチップ面積が小さくかつ電流消耗も少なくなる。 - 特許庁

A multi-faceted design platform (104) acts as a tool for front-end hardware IC designers who design complex core base system on a chip.例文帳に追加

多面的な設計プラットフォーム（１０４）は、チップ上の複雑なコアベースシステムを設計するフロントエンドハードウェアＩＣ設計者に対するツールとして動作する。 - 特許庁

To realize a structure in a semiconductor module such as a multi-chip module wherein heat is effectively released to a heat sink by reducing thermal resistance in a semiconductor package.例文帳に追加

マルチチップモジュール等の半導体モジュールにおいて、半導体パッケージ内部の熱抵抗を低減して、効果的に放熱板へ熱を逃す構造を実現する。 - 特許庁

To provide a melt-blow device having a manifold system which can easily be manufactured but satisfies a necessity for effectively transferring each component liquid to a multi-component die chip.例文帳に追加

容易に製造できるが、各成分液体を複合ダイチップへ効果的に送る必要性を満たすマニホルドシステムを有するメルトブロー装置を提供する。 - 特許庁

Concerning M multi-microprocessors integrated on a semiconductor chip, N(N≥1) signal transmitting stages are provided for the signal transmission of each of microprocessors.例文帳に追加

半導体チップ上に集積されたＭ台のマルチマイクロプロセッサにおいて、各マイクロプロセッサの信号伝送にＮ（Ｎ≧１）段の信号伝送ステージを設ける。 - 特許庁

In addition, a film deposition substrate such as a circuit board for a compact and thin MCM (Multi Chip Module) with an embedded capacitor can be manufactured by the film deposition device and the film deposition method.例文帳に追加

また本発明の成膜装置、成膜方法によって、小型・薄型のキャパシタ内蔵ＭＣＭ用回路基板などの成膜基板が製造可能となる。 - 特許庁

If the important figure is only a small part of the whole, the method is carried out at a much higher speed, as compared with drawing the whole chip in multi-mode.例文帳に追加

重要な図形が全体のごく一部に過ぎないのであれば、この方法はチップ全体を多重モードで描画するのと比べて大幅に高速となる。 - 特許庁

To provide a method of manufacturing integrated-circuit chips for a multi-chip package which can simplify the manufacturing process and reduce the manufacturing cost and process time.例文帳に追加

製造工程を単純化し、かつ製造コスト及び工程時間を短縮できるマルチチップパッケージ用集積回路チップの製造方法を提供すること。 - 特許庁

A multi-layer substrate is used for the first circuit board 17, and some of digital system ICs to be mounted thereto are incorporated in the substrate in a bare chip state.例文帳に追加

第１の回路基板１７には多層基板が用いられ、これに実装すべきデジタル系ＩＣのいくつかはベアチップの状態で基板内に埋め込まれている。 - 特許庁

On a surface of an image sensor chip 20, a lens 10 is stuck and to a surface of the lens 10, a filter member 30 consisting of a multi-layered thin film is bonded.例文帳に追加

イメージセンサ・チップ２０の表面にレンズ１０を貼り付け、更にレンズ１０の表面に多層薄膜から成るフィルター部材３０を被着した。 - 特許庁

The signal waveform measurement apparatus 102 of multi channels is disposed on the IC chip and measures signal waveforms at a plurality of detection points.例文帳に追加

ＩＣチップ上に設けられ、その上の複数の検出点の信号波形を測定するマルチチャンネルの信号波形測定装置１０２が提供される。 - 特許庁

To provide a semiconductor integrated circuit capable of correcting a circuit without changing a chip size by arranging a multi-logic cell below power supply wiring.例文帳に追加

電源配線下部にマルチロジックセルを配置することにより、チップサイズを変更することなく回路修正が可能な半導体集積回路を提供する。 - 特許庁

A packaging unit 300 can achieve multi-chip stacking through signal contacts 302, 314, 315, and 316 on the upper and lower surfaces of the unit.例文帳に追加

パッケージユニット３００はユニットの上部および下部表面上の信号接触３０２，３１４，３１５，３１６を通してマルチチップスタックを成し遂げることができる。 - 特許庁

The multi-layered chip varistor 11 includes a varistor element 21 and a plurality of external electrodes 27, 28 which are formed on the outer surface of the varistor element 21.例文帳に追加

積層型チップバリスタ１１は、バリスタ素体２１と、当該バリスタ素体２１の外表面に形成される複数の外部電極２７，２８とを備えている。 - 特許庁

This semiconductor device with the heat spreader has the semiconductor chip 2 mounted on a multi-layered wiring board 1 across an electrode pad 5 and insulating resin 4.例文帳に追加

ヒートスプレッダ付き半導体装置は、多層配線基板１上に、半導体チップ２が電極パッド５及び絶縁性樹脂４を介して搭載されている。 - 特許庁

To provide a semiconductor chip, a multi-chip package, a semiconductor device, and an electronic equipment using it, for easy manufacturing a terminal electrode, reduced external dimension, easy 3-dimension mounting of a semiconductor chip, and minimum degradation in electric characteristics.例文帳に追加

端子電極の製造を容易にするとともに外形寸法が小さでき、かつ、半導体チップの３次元実装が容易にできるとともに、電気的特性の劣化を最小にすることのできる半導体チップ、マルチチップパッケージ,および半導体装置と、並びに、それを用いた電子機器を提供する。 - 特許庁

When an input signal that a logic circuit in a first chip requires is a signal necessary for a logic circuit in a second chip also in the integrated circuit multi-chip package/integrated circuit device, the input signal is transmitted to each of logic circuits in the first and second chips through a synchronization device at the same time.例文帳に追加

集積回路マルチチップパッケージ／集積回路装置では、第１チップのロジック回路に必要な入力信号が第２チップのロジック回路にも必要な場合に、同期化器を経由して、第１チップと第２チップそれぞれのロジック回路に同時に入力信号を伝達する。 - 特許庁

The groove 8 is provided on the heat sink 6 in the multi-chip module, the heat insulator 9 of low thermal conductivity is fitted to the grooves 8 by comparing the heat sink 6, and the groove 8 of the heat sink 6 is sandwiched to arrange the first LSI chip 1 and the second LSI chip 2.例文帳に追加

本発明のマルチチップモジュールでは、ヒートシンク６に溝８が設けられ、この溝８へヒートシンクと比較してより熱伝導率の低い断熱材９がはめ込まれ、このヒートシンク６の溝８を挟んで第１のＬＳＩチップ１と第２のＬＳＩチップ２とが配置されている。 - 特許庁

On one surface of the control substrate 4 in multi-layered structure mounted with the circuit driving the liquid crystal panel, a chip mounted component, a silk display of the outside drawing of the chip mounted component, a land 21 for the chip mounted component, a silk display of a reference number, and a test land 22 for inspection are provided.例文帳に追加

液晶パネルを駆動する回路を搭載した多層構造のコントロール基板４の片面に、チップ実装部品と、チップ実装部品の外形図のシルク表示と、チップ実装部品のランド２１と、リファレンス番号のシルク表示と、検査用のテストランド２２とを設けるようにする。 - 特許庁

One photoelectric conversion element mounting part is connected to the other photoelectric conversion element part by optical wiring being a continuous body and also the photoelectric transuding element is mounted in the multi-chip module board having an external connecting terminal connected to the electric wring of the photoelectric transuding element mounting part, and the multi-chip module is obtained.例文帳に追加

１の光電変換素子搭載部と他の光電変換素子搭載部が連続体である光配線により接続されるとともに、光電変換素子搭載部の電気配線と接続された外部接続端子を有するマルチチップモジュール基板に、光電変換素子を搭載し、マルチチップモジュールを得る。 - 特許庁

A connection between pads to be connected between the bare chips 103, 104 is electrically connected preliminarily on a probe card 102 to be inspected as a pseudo-multi-chip-module, and a defect in the multi chip module in a current consumption, a function test, an AC test or the like is thereby rejected in advance before wiring and the package sealing to reduce the yield loss.例文帳に追加

ベアチップ１０３、１０４間で接続されるべきパッド間の結線をあらかじめプローブカード１０２上で電気的に接続し、擬似的にマルチチップモジュールとして検査し、ワイヤリング及びパッケージ封止前に、消費電流、ファンクションテスト、ＡＣテストなどのマルチチップモジュール不良を事前にリジェクトすることで、歩留ロスを低減できる。 - 特許庁

In the multi-chip package equipped with a first semiconductor chip and a second semiconductor chip, the first semiconductor chip is connected between supply voltage and an address signal and equipped with a first signature identification device enabled by responding to a first control signal, the second semiconductor chip device is connected between the supply voltage and the address signal and equipped with a second signature identification device enabled by responding to the second control signal.例文帳に追加

第１半導体チップ及び第２半導体チップを備え、第１半導体チップは、電源電圧とアドレス信号との間に接続され、第１制御信号に応答してイネーブルされる第１シグネチャー識別装置を備え、第２半導体チップは、電源電圧とアドレス信号との間に接続され、第２制御信号に応答してイネーブルされる第２シグネチャー識別装置を備えるマルチチップパッケージである。 - 特許庁

Identification information (ID) of a product written in a mu chip 5 embedded in a multi-cavity substrate 9 is read by a mu chip reader 13 assembled in a loader part or the like of a manufacturing device 10, so as to identify the product.例文帳に追加

製造装置１０のローダー部等に組み込んであるミューチップリーダー１３により、多数個取り基板９に埋め込まれたミューチップ５に書き込まれている製品の識別情報（ＩＤ）を読み取って各製品を識別する。 - 特許庁

To provide a semiconductor device of a layered multi-chip module structure capable of an open/short test for a semiconductor chip used for a wiring substrate using an apparatus and a facility for an existing probe test, and of reducing the cost of the test.例文帳に追加

既存のプローブテスト用の装置や設備を用いて、配線基板として用いられる半導体チップのオープンショートテストを行うことができ、テストコストを削減することができる積層型マルチチップモジュール構造の半導体装置を提供する。 - 特許庁

To provide a multi-chip semiconductor device wherein the manufacturing cost rise is suppressed, the plane area is small, and the structure is simple, and the thickness is small.例文帳に追加

製造コストの上昇を抑制しつつ、平面面積が小さく、構造が単純で且つ厚さが薄いマルチチップ半導体装置を提供することを目的としている。 - 特許庁

To provide a semiconductor device for realizing a multi-chip module capable of easily adopting an integral structure as a compact package of a high density packaging and responding to the early date of delivery.例文帳に追加

高密度実装でコンパクトなパッケージとして一体構造がとりやすく、早い納期に応じられるマルチチップモジュールを実現する半導体装置を提供する。 - 特許庁