「N layer」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

For example, an n-type epitaxial layer 12 is grown on the surface of an n-type Si substrate 11.例文帳に追加

たとえば、ｎ型Ｓｉ基板１１の表面に、ｎ型エピタキシャル層１２を成長させる。 - 特許庁

The n-AlGaN second cladding layer 5 is made of n-A1GaN in a non-single crystal state.例文帳に追加

ｎ−ＡｌＧａＮ第２クラッド層５は、非単結晶状態のｎ−ＡｌＧａＮからなる。 - 特許庁

The cathodes are electrically connected to the n type dope layer, and patterns of the cathodes are separated from each other.例文帳に追加

陰極は、n型ドープ層に電気接続され、該陰極のパターンは、お互いから分離されている。 - 特許庁

A low-concentration N-type epitaxial layer 11 is stacked on a high-concentration N-type semiconductor substrate 10.例文帳に追加

高濃度Ｎ型半導体基板１０の上に、低濃度Ｎ型エピタキシャル層１１を積層する。 - 特許庁

An n-type semiconductor layer 102 is formed on the upper of an n^+-type semiconductor substrate 101.例文帳に追加

Ｎ^+ 型半導体基板１０１の上面にＮ型半導体層１０２が形成されている。 - 特許庁

A conductive oxide layer and an ohmic electrode are formed in an n-type SiC substrate, and a diode is formed.例文帳に追加

n形SiC基板に導電性酸化物層とオーミック電極を形成し、ダイオードを作製する。 - 特許庁

On an N^+ type silicon substrate 2 forming a drain region, an N^- type epitaxial layer 18 is formed.例文帳に追加

Ｎ^+型でドレイン領域をなすシリコン基板２の上に、Ｎ^-型のエピタキシャル層１８が形成される。 - 特許庁

The semiconductor laser 1 is comprised of an n-type DBR layer 12, an n-type clad layer 13, an active layer 14 having a light emitting area 14A, a p-type clad layer 15, a p-type DBR layer 16, and a p-type contact layer 17.例文帳に追加

半導体レーザ１は、ｎ型ＤＢＲ層１２、ｎ型クラッド層１３、発光領域１４Ａを有する活性層１４、ｐ型クラッド層１５、ｐ型ＤＢＲ層１６およびｐ型コンタクト層１７とを有する。 - 特許庁

In this semiconductor laser diode(LD) 1, an n-type clad layer 3, an optical guide layer 4, an active layer 5, an optical guide layer 6, a p-type clad layer 7, and a contact layer 8 are sequentially formed on an n-type GaAs substrate 2.例文帳に追加

半導体レーザダイオード(ＬＤ)１は、ｎ型ＧａＡｓ基板２上に、ｎ型クラッド層３、光ガイド層４、活性層５、光ガイド層６、ｐ型クラッド層７、及びコンタクト層８が順次形成され構成されている。 - 特許庁

An N-type base layer 31 and a deep N-type base layer 32 are formed on a region immediately below the drain layer 13, and a P-type base layer 33 and a deep P-type base layer 34 are formed on a region immediately below the source layer 12.例文帳に追加

そして、ドレイン層１３の直下域にＮ型ベース層３１及びディープＮ型ベース層３２を形成し、ソース層１２の直下域にＰ型ベース層３３及びディープＰ型ベース層３４を形成する。 - 特許庁

An n-AlGaN clad layer 12 (a lower clad layer), a quantum-well active layer 14 (an active layer) and a p-AlGaN clad layer 16 (an upper clad layer) are laminated successively on an n-GaN substrate 11 (a semiconductor substrate).例文帳に追加

ｎ−ＧａＮ基板１１（半導体基板）上に、ｎ−ＡｌＧａＮクラッド層１２（下部クラッド層）、量子井戸活性層１４（活性層）およびｐ−ＡｌＧａＮクラッド層１６（上部クラッド層）が順次積層されている。 - 特許庁

Ridge structure 18 is formed, on which a p type InP clad layer 12 (p type clad layer), an AlGaInAs distortion quantum well active layer 14 (active layer) and an n type InP clad layer 16 (n type clad layer) are laminated.例文帳に追加

ｐ型ＩｎＰクラッド層１２（ｐ型クラッド層）、ＡｌＧａＩｎＡｓ歪量子井戸活性層１４（活性層）及びｎ型ＩｎＰクラッド層１６（ｎ型クラッド層）が積層されたリッジ構造１８が形成されている。 - 特許庁

The n-cladding layer 3 is formed on a semiconductor substrate 2, the active layer 4 is formed on the n-cladding layer 3, the p-cladding layer 5 is formed on the active layer 4, and the mesa structures 7 to 9 are formed on a portion of the p-cladding layer 5.例文帳に追加

ｎ−クラッド層３は半導体基板２上に、活性層４はｎ−クラッド層３上に、ｐ−クラッド層５は活性層４上に、メサ構造７−９はｐ−クラッド層５の一部上に形成される。 - 特許庁

An n-SLS layer 20, an active layer 22, a p-block layer 24, and a p-SLS layer 26 are sequentially laminated on a substrate 10.例文帳に追加

基板１０上に順次ｎ−ＳＬＳ層２０、活性層２２、ｐ−ブロック層２４、ｐ−ＳＬＳ層２６を積層する。 - 特許庁

An n+-type source layer 21 and a p+-layer contact layer 23 are formed adjacent on the surface of the base layer 15.例文帳に追加

ベース層１５の表面には、ｎ^+ 型のソース層２１とｐ^+ 型のコンタクト層２３とが互いに隣接するように形成される。 - 特許庁

This nitride semiconductor layer group is composed of an n-type conductive layer 14, a light reception layer 15, and a p-type conductive layer 16.例文帳に追加

この窒化物半導体層群は、ｎ型導電層１４、受光層１５及びｐ型導電層１６から構成される。 - 特許庁

A first conductive layer is formed over the p-well of a silicon layer, and a second conductive layer is formed over the n-well of the silicon layer.例文帳に追加

シリコン層のｐウェル上に第１導電層が形成され、シリコン層のｎウェル上に第２導電層が形成される。 - 特許庁

A reflection layer 16 is formed on end surfaces 14 of the p-type semiconductor layer 11, the light emitting layer 12 and the n-type semiconductor layer 13.例文帳に追加

ｐ型半導体層１１、発光層１２およびｎ型半導体層１３の端面１４に反射層１６を形成する。 - 特許庁

A p-type base layer 4 is formed on the surface of the drain layer 3 and an n+-type source layer 5 is formed in the base layer 4.例文帳に追加

このドレイン層３の表面にｐ型ベース層４が形成され、このベース層４内にｎ^+型ソース層５が形成される。 - 特許庁

The semiconductor layer has, for example, an n-type semiconductor layer 9, an i-type semiconductor layer 10, and a p-type semiconductor layer 11.例文帳に追加

半導体層は、例えば、ｎ型半導体層９、ｉ型半導体層１０、及びｐ型半導体層１１を有する。 - 特許庁

The semiconductor layer 4 comprises a p-type semiconductor layer 41, an i-type semiconductor layer 42, and an n-type semiconductor layer 43.例文帳に追加

また、半導体層４は、ｐ型半導体層４１、i型半導体層４２、およびｎ型半導体層４３を備えている。 - 特許庁

The n-type semiconductor layer 12, the active layer and the p-type semiconductor layer 13 form a semiconductor layer for the protection element.例文帳に追加

ｎ型半導体層１２、活性層及びｐ型半導体層１３により保護素子用の半導体層が形成される。 - 特許庁

An n-type InP cladding layer 16 (a third semiconductor layer) is formed on the p-type InP cladding layer 12 and the active layer 15.例文帳に追加

ｐ型ＩｎＰクラッド層１２および活性層１５上にｎ型ＩｎＰクラッド層１６（第３の半導体層）を形成する。 - 特許庁

A semiconductor layer 150 consists of an N-type semiconductor layer 151, an intrinsic semiconductor layer 152 and a P-type semiconductor layer 153.例文帳に追加

上記光起電力素子の半導体層中に、下記Ａ及びＢに示される少なくとも一つの緩衝層を設ける。 - 特許庁

The n-type electrode 20 may be two layers composed of a Ti layer and an Au layer, three layers composed of a Ti layer, an Al layer and an Au layer, or four layers composed of a Ti layer, an Al layer, an Ni layer and an Au layer.例文帳に追加

ｎ型電極２０は、Ｔｉ層およびＡｕ層からなる２層、Ｔｉ層、Ａｌ層およびＡｕ層からなる３層、あるいはＴｉ層、Ａｌ層、Ｎｉ層およびＡｕ層からなる４層であってもよい。 - 特許庁

An n-reverse conductivity layer 9 composed of n-GaN is formed between a luminous layer 8 and a p-clad layer 10 composed of p-AlGaN.例文帳に追加

発光層８とｐ−ＡｌＧａＮからなるｐ−クラッド層１０との間に、ｎ−ＧａＮからなるｎ−逆導電型層９が形成されている。 - 特許庁

An LED1 is constituted by successively forming, on a substrate 10, an n-GaN layer, an InGaN light emitting layer, a p-GaN layer, a p-electrode and an n-electrode.例文帳に追加

ＬＥＤ１は基板１０上に順次ｎ−ＧａＮ層、ＩｎＧａＮ発光層、ｐ−ＧａＮ層、ｐ−電極、ｎ−電極を形成して構成される。 - 特許庁

On a P-type silicon substrate 2 are laminated a box layer 3 consisting of silicon oxide, an N^+ type lateral direction conductive layer 4 and an N^- type surface layer 5.例文帳に追加

Ｐ型シリコン基板２上には、酸化シリコンからなるボックス層３、Ｎ^＋型横方向導電層４およびＮ^−型表面層５が積層されている。 - 特許庁

An n-type Al_xGa_yIn_1-x-yN layer 11, a light-emitting layer 12 and a p-type Al_xGa_yIn_1-x-y N layer 13 are formed to a dielectric substrate 10, such as sapphire.例文帳に追加

サファイア等の誘電体基板１０に、ｎ型Ａｌ_xＧａ_yＩｎ_1-x-yＮ層１１、発光層１２、ｐ型Ａｌ_xＧａ_yＩｎ_1-x-yＮ層１３を形成する。 - 特許庁

The p-type layer (4) and the second n-type layer (5) contact with each other so as to form a hetero interface, and a positive electrode (E1) is formed on the second n-type layer (5).例文帳に追加

ｐ型層（４）と第２のｎ型層（５）とはヘテロ界面をなすように接しており、第２のｎ型層（５）には正電極（Ｅ１）が形成されている。 - 特許庁

Then, a second n+a-Si layer 105 is formed on the first n+a-Si layer 104, and so as to cover the side surfaces of the semiconductor layer 103.例文帳に追加

その後、２層目のｎ＋ａ−Ｓｉ層１０５を１層目のｎ＋ａ−Ｓｉ層１０４の上と、半導体層１０３の側部を覆うように形成する。 - 特許庁

An n-InP buffer layer 2, a GRIN-SCH-MQW active layer 3 and a p-InP spacer layer 4 are laminated on the surface of an n-InP substrate 1.例文帳に追加

ｎ−ＩｎＰ基板１上にｎ−ＩｎＰバッファ層２、ＧＲＩＮ−ＳＣＨ−ＭＱＷ活性層３、ｐ−ＩｎＰスペーサ層４が積層される。 - 特許庁

The element chip 20 comprises a nitride semiconductor laminate structure section 1 composed of an n-type GaN layer 2, a p-type GaN layer 3, and an n-type GaN layer 4.例文帳に追加

素子チップ２０は、ｎ型ＧａＮ層２と、ｐ型ＧａＮ層３と、ｎ型ＧａＮ層４とからなる窒化物半導体積層構造部１を備えている。 - 特許庁

The semiconductor device has a p-n diode 5a composed of a p-type SiGe layer 13 and an n-type Si layer 15 joined with the layer 13.例文帳に追加

ｐ型ＳｉＧｅ層１３と、当該ｐ型ＳｉＧｅ層１３に接合するｎ型Ｓｉ層１５とからなるｐｎダイオード５ａを備えたものである。 - 特許庁

Since the source electrode 6 is in ohmic contact with the buffer layer 2, the buffer layer 2 made of an n-GaN layer can be made to have the same potential as the source electrode 6.例文帳に追加

ソース電極６がバッファ層２とオーミック接触しているので、n-GaN層から成るバッファ層２をソース電極６と同電位にすることができる。 - 特許庁

In an epitaxial structure 1, a lower n-type semiconductor layer 19, a group III-V compound semiconductor layer 21, and an upper n-type semiconductor layer 23 are laminated in this order.例文帳に追加

エピ構造１では、下部ｎ型半導体層１９、III−Ｖ族化合物半導体層２１、上部ｎ型半導体層２３の順に積層されている。 - 特許庁

The effective impurity concentration of the N^--type layer 12 is made lower than the effective impurity concentrations of the N^+-type layer 11 and the P^+-type layer 13.例文帳に追加

Ｎ^−型層１２の実効的な不純物濃度は、Ｎ^＋型層１１及びＰ^＋型層１３の実効的な不純物濃度よりも低くする。 - 特許庁

The rim 2a at the side of an n^+ channel stopper layer 5 of an oxide film 2 is superposed on the end at the side of a p type diffusion layer 4 for the n^+ channel stopper layer 5.例文帳に追加

酸化膜２のＮ^＋チャンネルストッパー層５側の縁部２ａは、Ｎ^＋チャンネルストッパー層５のＰ型拡散層４側の端に重さなっている。 - 特許庁

A current inhibition layer 12 made of a p-type GaN:Mg layer is interposed between a substrate 11 made of n-type GaN and an n-side contact layer 13.例文帳に追加

ｎ型ＧａＮからなる基板１１とｎ側コンタクト層１３との間に、ｐ型ＧａＮ：Ｍｇ層からなる電流阻止層１２を介在させる。 - 特許庁

A sum Dudp of the thicknesses of the n-side guide layer, the active layer, and the p-side guide layer is not smaller than 0.5 times of the oscillation wavelength of the semiconductor laser device and 2 μm or smaller.例文帳に追加

n側ガイド層、活性層及びp側ガイド層の厚さの合計Dudpが、半導体レーザ装置の発振波長の0.5倍以上、かつ2μｍ以下である。 - 特許庁

An n^+-type diffusion layer 5 which reaches the n^+-type semiconductor layer 2 is formed at the part of the p-type epitaxial layer 3 around the embedded insulating film 4.例文帳に追加

埋め込み絶縁膜４の周囲のｐ型エピタキシャル層３の部位に、ｎ^＋半導体層２に達するｎ^＋拡散層５が形成されている。 - 特許庁

In the bipolar transistor, there are provided a collector layer 104 consisting of an n-type semiconductor and an emitter layer 106 consisting of an n-type semiconductor which is provided on this collector layer 104.例文帳に追加

ｎ型半導体からなるコレクタ層１０４と、このコレクタ層１０４上に設けられたｎ型半導体からなるエミッタ層１０６を備える。 - 特許庁

An n^--GaN layer 11 is regrown on the upper surface of the n^--GaN layer 11 and the upper surface of the p-GaN layer 13 by an MOCVD method.例文帳に追加

ｎ^- −ＧａＮ層１１の上面、および、ｐ−ＧａＮ層１３の上面に、ｎ^- −ＧａＮ層１１をＭＯＣＶＤ法により再成長させる。 - 特許庁

On a P type semiconductor substrate 2, a box layer 3 of silicon oxide, an N^+ type lateral conductive layer 4 and an N^- type surface layer 5 are laminated.例文帳に追加

Ｐ型シリコン基板２上には、酸化シリコンからなるボックス層３、Ｎ^＋型横方向導電層４およびＮ^−型表面層５が積層されている。 - 特許庁

A trench 6 is formed in the cell of a semiconductor substrate 5 to penetrate an n^+-type layer 4 and a p^+-type layer 3 to an n^--type drift layer 2.例文帳に追加

半導体基板５のセル部に、Ｎ^＋型層４、Ｐ^＋型層３を貫通してＮ^−型ドリフト層２まで達するようにトレンチ６を形成する。 - 特許庁