「N layer」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

An andoped GaAs layer 3, an n+-type GaAs layer 4, and an n-type GaAs layer 5 undergo epitaxial growth in this order via a GaAs buffer layer 2 on a semi-insulating GaAs substrate 1 to form a channel layer.例文帳に追加

半絶縁性ＧａＡｓ基板１上にＧａＡｓバッファー層２を介してアンドープＧａＡｓ層３、ｎ^+ 型ＧａＡｓ層４およびｎ型ＧａＡｓ層５を順次エピタキシャル成長させてチャネル層を形成する。 - 特許庁

The semiconductor stack structure includes a p-type compound semiconductor layer, an active layer, and an n-type compound semiconductor layer, and the p-type compound semiconductor layer is positioned closer to a support substrate side than the n-type compound semiconductor layer.例文帳に追加

半導体積層構造体はｐ型化合物半導体層、活性層及びｎ型化合物半導体層を有し、ｐ型化合物半導体層がｎ型化合物半導体層よりも支持基板側に位置する。 - 特許庁

An n-type AlGaAs layer 14, a p-type AlGaAs layer 16, an n-type AlGaAs layer 18, and a p-type AlGaAs layer 20 are formed sequentially on the lattice mismatch relaxation layer 32 by epitaxial growth.例文帳に追加

格子不整合緩和層３２上に、エピタキシャル成長により、ｎ形ＡｌＧａＡｓ層１４，ｐ形ＡｌＧａＡｓ層１６，ｎ形ＡｌＧａＡｓ層１８，ｐ形ＡｌＧａＡｓ層２０が順次積層されている。 - 特許庁

A P-type drift layer 10 expands in an N-type epitaxial layer 3 under an N-type body layer under a source layer 17 through a lower part of an element isolation insulating film 9 from a lower part of a drain layer 18.例文帳に追加

ドレイン層１８の下方から、素子分離絶縁膜９の下方を経由して、ソース層１７の下部のＮ型ボディ層の下方のＮ型エピタキシャル層３中に拡がったＰ型ドリフト層１０が形成されている。 - 特許庁

This semiconductor device is constituted in such a way that a trench 9 is dug into an n--type layer 5 from the surface of the layer 5 between a p+-type gate layer 7 and 8 p--type layer 6 and an n+-type source layer 8 and filled with an insulating film 10.例文帳に追加

ｎ^-型層５のうちｐ^+型ゲート層７及びｐ^-型層６とｎ^+型ソース層８との間に、該ｎ^-型層５の表面から掘るようにトレンチ９を形成し、トレンチ９内を絶縁膜１０で埋め込む。 - 特許庁

To provide a structure wherein a depletion layer traverses an n-type layer piercing a p-type layer during an off period in an n-channel vertical group III nitride semiconductor device including an n-type group III nitride semiconductor layer piercing the p-type layer.例文帳に追加

ｐ型層を貫通するｎ型のIII族窒化物半導体層を備えているｎチャネル型の縦型のIII族窒化物半導体装置であって、オフ時にはｐ型層を貫通するｎ型層を空乏層が横断する構造と、その構造を製造する方法を提供する。 - 特許庁

On an n-GaAs substrate 10, an n-GaAs buffer layer 110, an n-AlGaInP clad layer 102, an undoped AlGaInP active layer 103, a p-AlGaInP clad layer 104, and a p-AlGaInP intermediate bandgap layer 107 are laminated successively by an MOCVD method.例文帳に追加

ｎ-ＧaＡs基板１０１上にＭＯＣＶＤ法により、ｎ-ＧaＡsバッファ層１１０と、ｎ-ＡlＧaＩnＰクラッド層１０２と、アンドープＡlＧaＩnＰ活性層１０３と、ｐ-ＡlＧaＩnＰクラッド層１０４と、ｐ-ＡlＧaＩnＰ中間バンドギャップ層１０７とを順に積層する。 - 特許庁

The NPN-type transistor 5 comprises an N-type epitaxial layer corresponding to the emitter, a P-type diffusion layer selectively formed on the N-type epitaxial layer and corresponding to the base, and an N-ype diffusion layer selectively formed on the P-type diffusion layer and corresponding to the collector.例文帳に追加

ＮＰＮ型トランジスタ５は、エミッタに相当するＮ型エピタキシャル層と、Ｎ型エピタキシャル層上に選択的に形成され、ベースに相当するＰ型拡散層と、Ｐ型拡散層上に選択的に形成され、コレクタに相当するＮ型拡散層とから構成される。 - 特許庁

A further embodiment includes a planar avalanche photodiode having the first n-type semiconductor layer defining the planar contact area, the n-type semiconductor multiplication layer, the n-type semiconductor absorption layer and a p-type semiconductor layer electrically coupled to the p-type contact layer.例文帳に追加

さらなる実施形態は、プレーナ接触領域を定める第１のｎ型半導体層と、ｎ型半導体多重層と、ｎ型半導体吸収層と、ｐ型接触層に電気的に結合されたｐ型半導体層とを有するプレーナ・アバランシェ・フォトダイオードを備える。 - 特許庁

A transistor 1, the semiconductor device, comprises: an n^+-SiC layer 40 composed of a silicon carbide; and a p^--diamond layer 50 composed of diamond that is formed on the n^+-SiC layer 40 to constitute a heterojunction between the p^--diamond layer 50 and the n^+-SiC layer.例文帳に追加

半導体装置であるトランジスタ１は、炭化珪素からなるｎ^＋−ＳｉＣ層４０と、ｎ^＋−ＳｉＣ層４０との間でヘテロ接合を構成するようにｎ^＋−ＳｉＣ層４０上に形成されたダイヤモンドからなるｐ^−−ダイヤモンド層５０とを備えている。 - 特許庁

An n-type GaAs buffer layers 44 and an n-type InGaAlP buffer layer 34 are formed through an epitaxial growth method on an n-type GaAs substrate 10, and an n-type GaP substrate 30 is bonded on the n-type InGaAlP buffer layer 34.例文帳に追加

ｎ型ＧａＡｓ基板１０上に、エピタキシャル成長によりｎ型ＧａＡｓバッファー層４４とｎ型ＩｎＧａＡｌＰバッファー層３４とを形成し、ｎ型ＩｎＧａＡｌＰバッファー層３４にｎ型ＧａＰ基板３０を接着する。 - 特許庁

An n-type low-resistance layer 35 which is formed of Mg_aZn_1-aO oxide and more loaded with an n-type dopant than the n-type clad layer 32 is provided on the main surface of the n-type clad layer 32 serving as a light extraction surface.例文帳に追加

また、該ｎ型クラッド層３２の光取出面側の主表面に、Ｍｇ_ａＺｎ_１−ａＯ型酸化物により構成され、かつｎ型クラッド層３２よりもｎ型ドーパントの添加量が多いｎ型低抵抗層３５が設けられてなる。 - 特許庁

The semiconductor element 10 has a P-type semiconductor substrate 11 having an N-well 13 and an N^+-diffusion layer 14 with its impurity concentration higher than that of the N-well 13, and a silicide layer 12 formed to partly cover the N^+-layer 14.例文帳に追加

半導体素子１０は、Ｎウェル１３及びＮウェル１３よりも高い不純物濃度を有するＮ^＋拡散層１４を有するＰ型半導体基板１１と、Ｎ^＋拡散層１４上に部分的に形成されたシリサイド層１２と、を備える。 - 特許庁

The surface protective film includes a base material layer of polyolefin, and an adhesive layer, wherein the hardness (Martens hardness) of the adhesive layer is at least 1 N/mm^2 and at most 2.5 N/mm^2, and the loop tack is at least 0.02 N/25 mm and at most 0.1 N/25 mm.例文帳に追加

表面保護フィルムは、ポリオレフィン系の基材層と、粘着層とを備え、前記粘着層の硬度（マルテンス硬さ）が１Ｎ／ｍｍ^２以上２．５Ｎ／ｍｍ^２以下であり、ループタックが０．０２Ｎ／２５ｍｍ以上０．１Ｎ／２５ｍｍ以下である。 - 特許庁

The pin junction 100 is constituted by successively laminating an n-layer 13, an i-layer 14, and a p-layer 15 upon another in this order.例文帳に追加

また、ｐｉｎ接合１００は、ｎ層１３、ｉ層１４、及びｐ層１５が順に積層されて成るものである。 - 特許庁

A light emitting diode structure is formed by a p-type semiconductor layer 11, the light emitting layer 12 and an n-type semiconductor layer 13.例文帳に追加

ｐ型半導体層１１、発光層１２およびｎ型半導体層１３により発光ダイオード構造を形成する。 - 特許庁

Then, a P^+- type layer 9 is formed by diffusing a P-type impurity into the surface layer of the N^--type channel layer 8.例文帳に追加

その後、Ｎ^-型チャネル層８の表層部にＰ型不純物を気相拡散させることで、Ｐ^+型層９を形成する。 - 特許庁

A semiconductor region 2 containing an n-type clad layer 7, and active layer 8, and a p-type clad layer 9 is provided on a substrate 1.例文帳に追加

基板１の上にｎ型クラッド層７、活性層８、ｐ型クラッド層９を含む半導体領域２を設ける。 - 特許庁

Further, the n-type semiconductor layer 14 includes a base layer 14a laminated directly on the seed layer 12.例文帳に追加

さらに、ｎ型半導体層１４には、シード層１２の上に直接積層される下地層１４ａが含まれている。 - 特許庁

An n+-type diffusion layer 16 is formed on the side counterposed to the p-type diffusion layer 14 of the p-type diffusion layer 15.例文帳に追加

ｐ型拡散層１５のｐ型拡散層１４に対向する側にはｎ^+型拡散層１６が形成される。 - 特許庁

A non-doped InP layer 24 is formed between an n-InP hole block layer 23 and a p-InP upper clad layer 25.例文帳に追加

ｎ−ＩｎＰホールブロック層２３と、ｐ−ＩｎＰ上部クラッド層２５との間に、ノンドープＩｎＰ層２４を形成する。 - 特許庁

The semiconductor light emitting element comprises an n-type cladding layer 14, a p-type cladding layer 16, and an active layer 12.例文帳に追加

本発明の実施の形態の半導体発光素子は、ｎ型クラッド層と、ｐ型クラッド層と、活性層とを備える。 - 特許庁

In addition, a p-type latch-up preventing layer PL is provided between a p^+-type contact layer PC and the n-type hole barrier layer NHB.例文帳に追加

さらに、ｐ^＋型コンタクト層ＰＣとｎ型ホールバリア層ＮＨＢの間にｐ型ラッチアップ防止層ＰＬを設ける。 - 特許庁

A PIN diode 2 comprises an anode electrode 6, a P layer 3, an I layer 4, an N layer 5, and a cathode electrode 7.例文帳に追加

ＰＩＮダイオード２は、アノード電極６、Ｐ層３、Ｉ層４、Ｎ層５およびカソード電極７により構成される。 - 特許庁

A second semiconductor laser structure 120 consists of an n-type clad layer 121, an active layer 122, a p-type clad 123 and an n-type current blocking layer 124.例文帳に追加

また、第２の半導体レーザ構造１２０は、ｎ型クラッド層１２１、活性層１２２、ｐ型クラッド層１２３、ｎ型電流ブロック層１２４により構成されている。 - 特許庁

An n-type GaAs layer 2, an n-type AlGaAs layer 3 and a non- doped GaAs layer 4 are formed on a semiinsulative GaAs substrate 1 in the order of these layers 2, 3 and 4.例文帳に追加

半絶縁性ＧａＡｓ基板１上にｎ型のＧａＡｓ層２、ｎ型のＡｌＧａＡｓ層３、およびノンドープのＧａＡｓ層４がこの順に形成されている。 - 特許庁

The lower n-type pillar layer 14 is connected to the upper n-type pillar layer 16, thus enabling the periods A, B to be selected so that a drift layer is formed continuously.例文帳に追加

下部ｎ型ピラー層１４は、上部ｎ型ピラー層１６と接続され、これによりドリフト層が連続的に形成されるよう、周期Ａ、Ｂが選択されている。 - 特許庁

In the photodetector, an n-InP layer 34, an i-InGaAs layer 36, and a p-InP layer 38 are continuously formed on an n-InP substrate 32 by the MOCVD method, etc.例文帳に追加

ｎ−ＩｎＰ基板３２上に、ＭＯＣＶＤ法等によりｎ−ＩｎＰ層３４，ｉ−ＩｎＧａＡｓ層３６，ｐ−ＩｎＰ層３８を連続成長する。 - 特許庁

Then, the n-type polysilicon layer 4 and the p-type polysilicon layer 5 are connected to a gate terminal 7, and the N well 2 is connected through a P^+-diffuse layer 3 to an SD terminal 8.例文帳に追加

そして、Ｎ型ポリシリコン層４及びＰ型ポリシリコン層５をゲート端子７に接続し、Ｎウエル２をＰ^＋拡散層３を介してＳＤ端子８に接続する。 - 特許庁

A field-effect transistor comprises a nitride semiconductor laminate structure 2 in which an n-type GaN layer 3, a p-type GaN layer 4, and an n-type GaN layer 5 are laminated.例文帳に追加

電界効果トランジスタは、ｎ型ＧａＮ層３、ｐ型ＧａＮ層４およびｎ型ＧａＮ層５が積層された窒化物半導体積層構造部２を備えている。 - 特許庁

The p+ type layer D1 is composed of a silicon-germanium mixture (Si_1-xGe_x (0<x≤1)), and the n- type layer D2 and n+ type layer D3 are constructed with silicon (Si).例文帳に追加

ｐ＋型層Ｄ１はシリコン−ゲルマニウム混合物（Ｓｉ_１−ｘＧｅ_ｘ（０＜ｘ≦１））で構成され、ｎ−型層Ｄ２、ｎ＋型層Ｄ３はシリコン（Ｓｉ）で構成されている。 - 特許庁

A multilayer circuit board comprises a plurality of wiring layers of N layers (N≥2), formed of a first wiring layer 1 and a second wiring layer 2, and a through-hole layer 3 therebetween.例文帳に追加

第１配線層１と第２配線層２とから形成されるＮ層（Ｎ≧２）の複数配線層と、それらの間のスルーホール層３とから構成されている。 - 特許庁

A current block layer 8, an n-GaInP step-punching generation payer 9, and an n-GaInP ordered-structure formation layer (a spontaneous superlattice layer) 10, are epitaxially grown.例文帳に追加

電流ブロック層８、ｎ−ＧａＩｎＰステップバンチング発生層９、ｎ−ＧａＩｎＰ秩序構造形成層（自然超格子層）１０をエピタキシャル成長させる(ａ)。 - 特許庁

The gate insulating film 15 is formed on a wall surface 9 of the laminate structure part 3 to straddle the n-type GaN layer 5, the p-type GaN layer 6 and the n-type GaN layer 7.例文帳に追加

ゲート絶縁膜１５は、ｎ型ＧａＮ層５、ｐ型ＧａＮ層６およびｎ型ＧａＮ層７に跨るように、積層構造部３の壁面９に形成されている。 - 特許庁

An n-type clad layer 12, an optical waveguide layer, and a p-type clad layer 20 are sequentially formed on an n-type GaAs substrate 10 as a semiconductor lamination structure.例文帳に追加

ｎ型ＧａＡｓ基板１０上に、半導体積層構造として、ｎ型クラッド層１２、光導波路層、及びｐ型クラッド層２０が順次形成されている。 - 特許庁

On one surface of a high-resistance n-type base layer 1, an n-type collector layer 2 of high concentration is formed and on the other surface, a p-type base layer 3 is selectively formed.例文帳に追加

高抵抗のｎ型ベース層１の一方の面には高濃度のｎ型コレクタ層２が形成され、他方の面にはｐ型ベース層３が選択的に形成されている。 - 特許庁

The transition inhibiting layer 104 can effectively prevent the generation of transition caused by lattice mismatch between an n-type GaN layer 102 and an n-type AlGaN clad layer 103.例文帳に追加

転位素子層１０４は、ｎ型ＧａＮ層１０２とｎ型ＡｌＧａＮクラッド層１０３との間の格子不整合による転位の発生を効果的に阻止することができる。 - 特許庁

The p-type well layer 4 and the n-type buffer layer 7 have overlapped diffusion regions and the end part of the n-type buffer layer 7 reaches a position under a gate electrode 10.例文帳に追加

ｐ型ウエル層４及びｎ型バッファ層７は互いの拡散領域が重なり、且つｎ型バッファ層７の端部はゲート電極１０の下方の位置に到達する。 - 特許庁

The side of mesa is filled up with an n-InP contact layer 30, a p-current block layer 32 and an n-current block layer 34, and a current block structure is formed.例文帳に追加

メサの側面は、ｎ−ＩｎＰコンタクト層３０、ｐ−電流ブロック層３２及びｎ−電流ブロック層３４で埋め込まれ、電流ブロック構造が形成されている。 - 特許庁

For example, a p-type base layer 12 is formed M the surface of an n^- semiconductor substrate 11, and an n^+ emitter layer 13 is formed on the surface of the layer 12.例文帳に追加

たとえば、ｎ- 型半導体基板１１の表面部にｐ型ベース層１２を形成し、そのｐ型ベース層１２の表面部にｎ+ 型エミッタ層１３を形成する。 - 特許庁

In the GaN-based semiconductor element 1, an n-type semiconductor layer 3, an active layer 4 and a p-type semiconductor layer 5 are successively laminated on an n-type GaN substrate 2.例文帳に追加

ＧａＮ系半導体発光素子１は、ｎ型のＧａＮ基板２上に、ｎ型半導体層３、活性層４、ｐ型半導体層５が順次積層されている。 - 特許庁

An n^--type epitaxial layer 7 is formed on the inner wall surface of the trench 6, and a p^+-type layer 8 is formed on a part opposite to the side wall surface of the trench 6 in the n^--type epitaxial layer 7.例文帳に追加

トレンチ６の内壁面にＮ^−型エピ層７と、Ｎ^−型エピ層７のうちトレンチ６の側壁面と対向する部分の上にＰ^＋型層８を形成する。 - 特許庁

At a surface layer in the n^- epitaxial layer 2, a p well region 3 is formed, and at the same time an n^+ source region 4 is formed at the surface layer section of the p well region 3.例文帳に追加

ｎ^-エピタキシャル層２における表層部にはｐウエル領域３が形成されるとともに、ｐウエル領域３の表層部にはｎ^+ソース領域４が形成されている。 - 特許庁

In a planar view, a distance between the n-side electrode and the p-side electrode is greater than a sum of thicknesses of the n-type semiconductor layer, the light-emitting layer, and the p-type semiconductor layer.例文帳に追加

平面視において、ｎ側電極とｐ側電極との間隔は、ｎ型半導体層、発光層及びｐ型半導体層の厚さの合計よりも大きい。 - 特許庁

A p-type base region 34 is formed on a surface layer of an n^- type drain layer 33, and an n-type source region 35 is formed on a surface layer of the base region 34.例文帳に追加

ｎ^−型ドレイン層３３の表面層にｐ型ベース領域３４が形成され、ベース領域３４の表面層にｎ型ソース領域３５が形成されている。 - 特許庁